JP2717200B2 - Method of forming overlay plating on electronic component mounting substrate - Google Patents
Method of forming overlay plating on electronic component mounting substrateInfo
- Publication number
- JP2717200B2 JP2717200B2 JP17064589A JP17064589A JP2717200B2 JP 2717200 B2 JP2717200 B2 JP 2717200B2 JP 17064589 A JP17064589 A JP 17064589A JP 17064589 A JP17064589 A JP 17064589A JP 2717200 B2 JP2717200 B2 JP 2717200B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electronic component
- lead frame
- component mounting
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子部品搭載用基板におけるオーバーレイ
めっきの形成方法に関するものである。Description: TECHNICAL FIELD The present invention relates to a method of forming overlay plating on an electronic component mounting substrate.
（従来の技術） 電子部品搭載用基板は、その絶縁層上等に導体回路、
接続端子等を形成するとともに、必要に応じてこれらの
導体回路等を、他の層に位置する他の導体回路に接続す
るためのスルーホールを形成して、これらの導体回路等
とした電子部品とをボンディングワイヤによって電気的
接続が行なわれるものである。また、このようにして実
装された電子部品は、他のプリント配線板や外部の電極
等に電気的に接続する必要があるものであり、そのため
に絶縁層上の導体回路等に電気的に接続されて当該基板
から一部が外部に突出するリードフレームが用いられて
いる。(Prior Art) A substrate for mounting an electronic component has a conductor circuit,
An electronic component that forms connection terminals and the like and, if necessary, forms through-holes for connecting these conductor circuits and the like to other conductor circuits located on other layers to form these conductor circuits and the like. Are electrically connected by a bonding wire. In addition, the electronic components mounted in this manner need to be electrically connected to other printed wiring boards, external electrodes, and the like, and are therefore electrically connected to conductor circuits on the insulating layer. Then, a lead frame partly protruding from the substrate to the outside is used.
ところで、このような電子部品搭載用基板において
は、前述したボンディングワイヤの電気的接続を確実に
するために、また各端子を外部接続端子とする場合に良
好な導電性等をもたせるために、必要箇所に貴金属を主
材料としたオーバーレイめっきを施す必要がある。この
オーバーレイめっきは、絶縁層上の導体回路等が形成さ
れた後に行なうのが一般的であり、従来は例えば特公昭
63-18355号公報に示されているような方法によって行な
われていたのである。By the way, in such an electronic component mounting substrate, it is necessary to ensure the electrical connection of the bonding wires described above and to provide good conductivity etc. when each terminal is used as an external connection terminal. It is necessary to apply an overlay plating mainly made of a noble metal to the location. This overlay plating is generally performed after a conductor circuit or the like on the insulating layer is formed.
This was done by a method as shown in JP-A-63-18355.
すなわち、この特公昭63-18355号公報にて提案されて
いる「印刷配線板の製造方法」は、第８図を参照して説
明すると、次の通りである。That is, the "method of manufacturing a printed wiring board" proposed in Japanese Patent Publication No. Sho 63-18355 will be described below with reference to FIG.
「絶縁基板上に配線パターンと前記配線パターン同士
を接続及び外部に電気的に導出接続するリード・パター
ンとを設ける工程と、前記配線パターンを含む所望部分
に選択的に耐めっき性を有する第１の絶縁被膜を付着さ
せる工程（第８図の（１））と、前記リード・パターン
を含む余白部分に選択的に耐めっき性を有する剥離可能
な第２の皮膜を付着させる工程（第８図の（２））と、
前記所望配線パターンに選択的にオーバーレイめっきを
施す工程（第８図の（３））と、前記第１の皮膜を残し
て前記第２の皮膜のみを除去する工程（第８図の
（５））と、前記第１の皮膜と前記オーバーレイめっき
とをエッチングマスクとして前記リード・パターンをエ
ッチング除去する工程（第８図の（５））とを有するこ
とを特徴とする印刷配線板の製造方法」 がその要旨である。A step of providing a wiring pattern on an insulating substrate and a lead pattern for connecting the wiring patterns to each other and electrically leading and connecting the wiring patterns to the outside; and a first step of selectively plating resistant at a desired portion including the wiring pattern. (FIG. 8 (1)) and a step of selectively applying a plating-resistant peelable second film to a blank portion including the lead pattern (FIG. 8 (1)). (2)) and
A step of selectively overlay plating the desired wiring pattern ((3) in FIG. 8) and a step of removing only the second film while leaving the first film ((5) in FIG. 8). ) And a step ((5) in FIG. 8) of etching and removing the lead pattern using the first film and the overlay plating as an etching mask. Is the gist of this.
ところで、この従来技術によれば、第８図の（５）に
おいて示したように、複数の配線パターンと、これら同
士を接続するリードパターンとは電気的に独立させなけ
ればならないものであり、この工程を省略すると電気的
に独立した複数の配線パターンを構成できないものであ
る。しかも、この配線パターン同士を接続しているリー
ドパターンが絶縁層から露出した状態で貴金属を使用し
たオーバーレイめっきを行なうと、貴金属をリードパタ
ーンにもめっきしてしまうことになって、このリードパ
ターンに施されたオーバーレイめっきは、リードパター
ンそのものを他に実際に使用するものとして利用しない
限り無駄なものとなることは避けられない。By the way, according to this conventional technique, as shown in FIG. 8 (5), a plurality of wiring patterns and a lead pattern connecting these wiring patterns must be electrically independent. If the process is omitted, a plurality of electrically independent wiring patterns cannot be formed. Moreover, if overlay plating using a noble metal is performed in a state where the lead patterns connecting the wiring patterns are exposed from the insulating layer, the noble metal is also plated on the lead patterns. It is inevitable that the applied overlay plating will be useless unless the lead pattern itself is used as another actual use.
特に、前述した特公昭63-18355号公報に示されている
方法によれば、このリードパターンと複数の配線パター
ンとの切り離しをエッチングにより行なうようにしてい
るから、そのための工程が必要となり、全体としてこの
種の電子部品搭載用基板を製造する上で、工程が複雑化
しているのである。In particular, according to the method disclosed in Japanese Patent Publication No. Sho 63-18355, the lead pattern and the plurality of wiring patterns are separated by etching, so that a step for that is necessary, and In manufacturing this type of electronic component mounting board, the process is complicated.
そこで、発明者等は、電子部品搭載用基板として必須
のオーバーレイめっきを施すにあたって、これを効率良
く行なうには如何にしたらよいかについて研究を重ねて
きた結果、リードフレームを上手に利用することが良い
結果を生むことを新規に知見し本発明を完成したのであ
る。Therefore, the inventors have conducted research on how to efficiently perform overlay plating, which is essential as a board for mounting electronic components, and as a result, it has been found that the lead frame can be used effectively. The present inventors have newly found that good results can be obtained and completed the present invention.
（発明が解決しようとする課題） 本発明は、以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、電子部品搭載用基板
におけるオーバーレイめっきを施す際の工程の簡略化で
ある。(Problems to be Solved by the Invention) The present invention has been made on the basis of the above circumstances, and the problem to be solved is to simplify a process of performing overlay plating on an electronic component mounting substrate. It is.
そして、本発明の目的とするところは、工程を簡略化
することができて貴金属によるめっき量を少なくするこ
とのできるオーバーレイめっきの形成方法を提供するこ
とにある。An object of the present invention is to provide a method of forming overlay plating that can simplify the steps and reduce the amount of plating with a noble metal.
（課題を解決するための手段及び作用） 以上の課題を解決するために、本発明の採った手段
は、実施例において使用する符号を付して説明すると、 「絶縁基材（12）間に挟み込んだリードフレーム（1
1）の内端部（11a）と絶縁基材（12）上の導体回路（1
3）とを、この導体回路（13）とリードフレーム（11）
とを貫通して形成したスルーホール（14）によって電気
的に接続した電子部品搭載用基板（10）において、導体
回路（13）に次の各工程を経てオーバーレイめっき（1
6）を形成する方法。(Means and Actions for Solving the Problems) In order to solve the above problems, the means employed by the present invention will be described with reference numerals used in the embodiments. Lead frame (1
The conductor circuit (1) on the inner end (11a) of the 1) and the insulating substrate (12)
3) and the conductor circuit (13) and the lead frame (11)
In the electronic component mounting board (10) electrically connected by the through hole (14) formed through the conductor circuit (13), the conductor circuit (13) is subjected to overlay plating (1) through the following steps.
6) How to form.
イ）．絶縁基材（12）間に挟み込んだリードフレーム
（11）の内端部（11a）と絶縁基材（12）上の導体回路
（13）とを、この導体回路（13）とリードフレーム（1
1）とを貫通して形成したスルーホール（14）によって
電気的に接続する工程； ロ）．絶縁基材（12）側の導体回路（13）上に耐めっき
性を有する絶縁被膜層（15）を形成して、オーバーレイ
めっき（16）を形成する必要がある導体回路（13）のみ
を露出させる工程； ハ）．リードフレーム（11）を給電のためのめっきリー
ドとして、導体回路（13）の有機絶縁被膜層（15）から
露出している部分にオーバーレイめっき（16）を形成す
る工程」 である。I). The inner end (11a) of the lead frame (11) sandwiched between the insulating base materials (12) and the conductive circuit (13) on the insulating base material (12) are connected to the conductive circuit (13) and the lead frame (1).
1) a step of making electrical connection by means of a through hole (14) formed therethrough; Form a plating-resistant insulating coating layer (15) on the conductive circuit (13) on the insulating base material (12) side, and expose only the conductive circuit (13) that needs to form an overlay plating (16) C) a step of causing Forming an overlay plating (16) on a portion of the conductor circuit (13) exposed from the organic insulating coating layer (15) using the lead frame (11) as a plating lead for power supply. "
すなわち、本発明に係るオーバーレイめっき（16）の
形成方法は、まずその対象となる電子部品搭載用基板
（10）がリードフレーム（11）を絶縁基材（12）間に挟
み込む形式のものである必要がある。その理由は、リー
ドフレーム（11）はスルーホール（14）を介して各導体
回路（13）に通電するためのめっきリードとして利用す
るものであって、このリードフレーム（11）にオーバー
レイめっき（16）を形成する必要はないからである。特
に、複数の電子部品搭載用基板（10）を多数個取りする
製造方法において、複数の電子部品搭載用基板（10）の
ためのリードフレーム（11）を連続的に形成した場合に
有利である。That is, the method for forming the overlay plating (16) according to the present invention is of a type in which the target electronic component mounting substrate (10) sandwiches the lead frame (11) between the insulating base materials (12). There is a need. The reason is that the lead frame (11) is used as a plating lead for energizing each of the conductor circuits (13) through the through hole (14). ) Need not be formed. In particular, in a manufacturing method in which a plurality of electronic component mounting boards (10) are formed in a large number, it is advantageous when lead frames (11) for the plurality of electronic component mounting boards (10) are continuously formed. .
そして、イ）絶縁基材（12）間に挟み込んだリードフ
レーム（11）の内端部（11a）と絶縁基材（12）上の導
体回路（13）とを、この導体回路（13）とリードフレー
ム（11）とを貫通して形成したスルーホール（14）によ
って電気的に接続するのである。前述したように、リー
ドフレーム（11）は絶縁基材（12）により挟み込まれて
いるものであるから、これと絶縁基材（12）上の導体回
路（13）とをスルーホール（14）によって電気的に接続
することは、電子部品搭載用基板（10）を構成するため
に必要なことであるだけでなく、このリードフレーム
（11）と各導体回路（13）とを電気的に接続しておいて
リードフレーム（11）をめっきリードとする場合に是非
必要なことである。Then, a) the inner end portion (11a) of the lead frame (11) sandwiched between the insulating base materials (12) and the conductive circuit (13) on the insulating base material (12) are combined with the conductive circuit (13). Electrical connection is made by a through hole (14) formed through the lead frame (11). As described above, since the lead frame (11) is sandwiched by the insulating base material (12), the lead frame (11) and the conductor circuit (13) on the insulating base material (12) are connected by through holes (14). The electrical connection is not only necessary for configuring the electronic component mounting board (10), but also for electrically connecting the lead frame (11) to each conductor circuit (13). This is indispensable when the lead frame (11) is used as a plating lead.
このようにすれば、絶縁基材（12）上に独立的に形成
してある各導体回路（13）とリードフレーム（11）とは
電気的に一体物となるのである。なお、このときのリー
ドフレーム（11）は、第１図に示したように、その各外
端部（11b）が接続部（11c）によって接続してあり、こ
れによりリードフレーム（11）における各外端部（11
b）及び内端部（11a）は電気的に一体物となっているの
であり、各接続部（11c）は電子部品搭載用基板（10）
として完成される最終時において各外端部（11b）と切
り離されるものである。By doing so, each of the conductor circuits (13) and the lead frame (11) independently formed on the insulating base (12) are electrically integrated with each other. As shown in FIG. 1, the outer ends (11b) of the lead frame (11) at this time are connected by connecting portions (11c). Outer end (11
b) and the inner end (11a) are electrically integrated with each other, and each connection part (11c) is mounted on the electronic component mounting board (10).
It is separated from each outer end (11b) at the final time when it is completed.
次に、ロ）絶縁基材（12）側の導体回路（13）上に耐
めっき性を有する絶縁被膜層（15）を形成して、オーバ
ーレイめっき（16）を形成する必要がある導体回路（1
3）のみを露出させるのである。これは、従来より行な
われている一般的な方法を採用して行なわれる。Next, b) a conductor circuit (15) is formed by forming an insulating coating layer (15) having plating resistance on the conductor circuit (13) on the side of the insulating base material (12) and forming an overlay plating (16). 1
Only 3) is exposed. This is performed by using a general method conventionally performed.
そして、ハ）リードフレーム（11）を給電のためのめ
っきリードとして、導体回路（13）の有機絶縁被膜層
（15）から露出している部分にオーバーレイめっき（1
6）を形成するのである。これにより必要とされるオー
バーレイめっき（16）が必要最小限の貴金属によって形
成されるのである。C) The lead frame (11) is used as a plating lead for power supply, and the portion of the conductor circuit (13) exposed from the organic insulating film layer (15) is overlaid with a plating (1).
6) is formed. As a result, the required overlay plating (16) is formed with the minimum required noble metal.
以上のように、本発明によれば、オーバーレイめっき
（16）を必要な箇所のみに行なえるのであり、使用され
る貴金属は無駄が全くないのである。As described above, according to the present invention, the overlay plating (16) can be performed only at the necessary places, and the noble metal used is not wasted at all.
（実施例） 次に、本発明に係るオーバーレイめっき（16）の形成
方法を、電子部品搭載用基板（10）の製造方法に従って
説明する。(Example) Next, a method of forming the overlay plating (16) according to the present invention will be described according to a method of manufacturing the electronic component mounting substrate (10).
まず、第１図に部分的に示すように、電子部品搭載用
基板（10）を構成するためのリードフレーム（11）を金
属薄板を打ち抜き加工する等して、複数のリードが接続
部（11c）等によって連続したものとして形成する。こ
の実施例においては、一枚の材料から電子部品搭載用基
板（10）を多数個取りする場合を示しており、第１図に
部分的に示したリードフレーム（11）は上下左右に連続
するものである。このように、連続的に形成した多数の
リードフレーム（11）の両面に、例えば第２図に部分的
に示すように、絶縁基材（12）を熱圧着等の手段によっ
て一体化するのである。この場合、各リードフレーム
（11）の外端部（11b）の上面に、これと絶縁基材（1
2）との剥離を容易にするためのマスク材を配置してお
くとともに、各絶縁基材（12）上には導体回路（13）と
なるべき銅箔を貼着しておく。First, as shown partially in FIG. 1, a plurality of leads are connected to a connecting portion (11c) by punching a thin metal plate into a lead frame (11) for forming an electronic component mounting board (10). ) Etc. to form a continuous one. In this embodiment, a case is shown in which a large number of electronic component mounting substrates (10) are obtained from one material, and the lead frame (11) partially shown in FIG. Things. In this way, the insulating base material (12) is integrated on both surfaces of the continuously formed many lead frames (11) by means such as thermocompression bonding as partially shown in FIG. . In this case, on the upper surface of the outer end (11b) of each lead frame (11),
A mask material for facilitating the separation from 2) is arranged, and a copper foil to be a conductor circuit (13) is adhered on each insulating base material (12).
以上のように、リードフレーム（11）に一体化した絶
縁基材（12）の、リードフレーム（11）の各内端部（11
a）に対応する部分に貫通孔を構成してスルーホール（1
4）を形成するための準備をする。そして、絶縁基材（1
2）上の銅箔をエッチングすることにより、例えば第３
図に示したような各導体回路（13）を形成し、スルーホ
ールめっきを行なうことにより、スルーホール（14）を
形成する。これにより、両絶縁基材（12）間に挟み込ま
れているリードフレーム（11）は、絶縁基材（12）上の
導体回路（13）と各スルーホール（14）を介して電気的
に接続された状態となる。なお、各導体回路（13）の内
の一部は電子部品（20）を実装するための搭載部（13
b）となっており、その他の導体回路（13）の搭載部（1
3b）に向かう内端は接続部（13a）としてある。As described above, the inner ends (11) of the lead frame (11) of the insulating base material (12) integrated with the lead frame (11)
Configure a through hole in the part corresponding to a)
4) Prepare to form. Then, the insulating base material (1
2) By etching the upper copper foil, for example,
Each conductor circuit (13) as shown in the figure is formed, and through-hole plating is performed to form a through-hole (14). As a result, the lead frame (11) sandwiched between the insulating base materials (12) is electrically connected to the conductor circuit (13) on the insulating base material (12) through each through hole (14). It will be in the state that was done. In addition, a part of each conductor circuit (13) has a mounting portion (13) for mounting the electronic component (20).
b) and the mounting part (1
The inner end toward 3b) is a connection (13a).
次いで、第４図に示すように、オーバーレイめっき
（16）を形成すべき接続部（13a）等の部分を開口（15
a）によって露出させる状態で、絶縁基材（12）上に絶
縁被膜層（15）を形成する。すなわち、導体回路（13）
のオーバーレイめっき（16）を施す必要のある部分のみ
を開口（15a）から露出させるように、絶縁被膜層（1
5）を一般的な方法で形成するのである。勿論、この絶
縁被膜層（15）は、導電性を有しているものであると、
次のオーバーレイめっき（16）の形成に悪影響を及ぼす
から、絶縁性の材料によって構成する必要があり、その
ために本実施例においては有機複合材を使用して構成し
た。また、この絶縁被膜層（15）は、その下方となる導
体回路（13）等をサビ等から保護する役目、すなわちソ
ルダーレジストとしての機能を有する必要があるから、
一般のソルダーレジスト材料と同様なものを採用して実
施してもよいものである。Next, as shown in FIG. 4, a portion such as a connection portion (13a) where an overlay plating (16) is to be formed is opened (15).
An insulating coating layer (15) is formed on the insulating base material (12) in a state exposed by a). That is, the conductor circuit (13)
The insulating coating layer (1) is exposed so that only the part that needs to be coated with the overlay plating (16) is exposed from the opening (15a).
5) is formed by a general method. Of course, if the insulating coating layer (15) has conductivity,
Since the formation of the next overlay plating (16) is adversely affected, the overlay plating (16) must be made of an insulating material. For this reason, in this embodiment, an organic composite material is used. In addition, the insulating coating layer (15) needs to have a role of protecting the conductor circuit (13) and the like under the insulating coating layer (15) from rust and the like, that is, a function as a solder resist.
It may be carried out by adopting a material similar to a general solder resist material.
このようにしておいてから、リードフレーム（11）を
給電のためのめっきリードとして、各導体回路（13）の
必要部分にオーバーレイめっき（16）を形成するのであ
る。この場合、一個の電子部品搭載用基板（10）のため
のリードフレーム（11）は、多数連続的に形成してあ
り、かつ各リードフレーム（11）の外端部（11b）にお
いては接続部（11c）によって電気的に一体物となって
いるから、給電は例え電子部品搭載用基板（10）を多数
個取りする場合においても一箇所でよい。After that, an overlay plating (16) is formed on a required portion of each conductor circuit (13) by using the lead frame (11) as a plating lead for power supply. In this case, a large number of lead frames (11) for one electronic component mounting board (10) are formed continuously, and a connecting portion is formed at an outer end (11b) of each lead frame (11). Since it is electrically integrated by (11c), the power supply may be performed at one place even when a large number of electronic component mounting boards (10) are taken.
その後、絶縁基材（12）の不要部分を、第１図に示し
たように除去して、各リードフレーム（11）における外
端部（11b）を露出させるのである。なお、本実施例に
おいては、各リードフレーム（11）の外端部（11b）を
露出させるには、各電子部品搭載用基板（10）を構成す
るのに必要な絶縁基材（12）の外周に沿って大きな絶縁
基材にレーザー光による切断面を形成するようにしてい
る。不要な絶縁基材の下側には、前述したように、外端
部（11b）との剥離を容易にするマスクが配置してある
から、余分な絶縁基材の除去作業は容易に行なわれる。
そして、一個の独立した電子部品搭載用基板（10）とし
て形成するために、各外端部（11b）を他の電子部品搭
載用基板（10）の外端部（11b）から切り離しかつ各接
続部（11c）を除去するのである。これらの切り離し及
び接続部（11c）の除去は、型による打ち抜き加工等に
よって同時に行なわれる。これにより、それぞれ独立し
た電子部品搭載用基板（10）が多数個取りされるのであ
る。Thereafter, unnecessary portions of the insulating base material (12) are removed as shown in FIG. 1 to expose the outer end (11b) of each lead frame (11). In this embodiment, in order to expose the outer end portion (11b) of each lead frame (11), the insulating base material (12) required to constitute each electronic component mounting board (10) is exposed. A cut surface by a laser beam is formed on a large insulating base material along the outer periphery. As described above, since the mask for facilitating the separation from the outer end portion (11b) is disposed below the unnecessary insulating base material, the work of removing the excess insulating base material is easily performed. .
Then, in order to form one independent electronic component mounting substrate (10), each outer end (11b) is cut off from the outer end (11b) of the other electronic component mounting substrate (10) and each connection is made. The part (11c) is removed. The separation and the removal of the connection portion (11c) are simultaneously performed by punching with a mold or the like. As a result, a large number of independent electronic component mounting boards (10) are obtained.
以上のように構成した電子部品搭載用基板（10）に対
しては、第２図に示したように、その搭載部（13b）上
に電子部品（20）を搭載した後、この電子部品（20）と
必要な接続部（13a）等とをボンディングワイヤによっ
て接続するとともに、この電子部品（20）を中心にし
て、例えば第７図に示したように、樹脂等によってトラ
ンスファーモールドすることにより、電子部品（20）が
実装された一個の装置として完成されるのである。As shown in FIG. 2, after mounting the electronic component (20) on the mounting portion (13b) of the electronic component mounting board (10) configured as described above, 20) and necessary connection portions (13a) and the like are connected by bonding wires, and the electronic component (20) is centered by transfer molding with a resin or the like as shown in FIG. 7, for example. It is completed as one device on which the electronic component (20) is mounted.
なお、上記の実施例においては、第２図に示したよう
に、電子部品（20）を搭載する部分の絶縁基材（12）を
除去して、この電子部品（20）をリードフレーム（11）
に近接させて、リードフレーム（11）を電子部品（20）
のための放熱部材としての役割を果す場合について図示
したが、本発明の適用はこのようなタイプの電子部品搭
載用基板（10）に限るものではない。すなわち、第６図
に示すように、電子部品（20）のための搭載部を単に絶
縁基材（12）上に形成するタイプの電子部品搭載用基板
（10）に対して適用することができるものである。In the above embodiment, as shown in FIG. 2, the insulating base material (12) where the electronic component (20) is mounted is removed, and the electronic component (20) is replaced with a lead frame (11). )
Close the lead frame (11) to the electronic component (20)
Although the case where it plays a role as a heat dissipating member is shown in the drawings, the application of the present invention is not limited to the electronic component mounting board (10) of this type. That is, as shown in FIG. 6, the present invention can be applied to an electronic component mounting substrate (10) of a type in which a mounting portion for an electronic component (20) is simply formed on an insulating base material (12). Things.
（発明の効果） 以上詳述した通り、本発明においては、 「絶縁基材（12）間に挟み込んだリードフレーム（1
1）の内端部（11a）と絶縁基材（12）上の導体回路（1
3）とを、この導体回路（13）とリードフレーム（11）
とを貫通して形成したスルーホール（14）によって電気
的に接続した電子部品搭載用基板（10）において、導体
回路（13）に次の各工程を経てオーバーレイめっき（1
6）を形成する方法。(Effects of the Invention) As described in detail above, in the present invention, "the lead frame (1) sandwiched between the insulating base materials (12)".
The conductor circuit (1) on the inner end (11a) of the 1) and the insulating substrate (12)
3) and the conductor circuit (13) and the lead frame (11)
In the electronic component mounting board (10) electrically connected by the through hole (14) formed through the conductor circuit (13), the conductor circuit (13) is subjected to overlay plating (1) through the following steps.
6) How to form.
イ）．絶縁基材（12）間に挟み込んだリードフレーム
（11）の内端部（11a）と絶縁基材（12）上の導体回路
（13）とを、この導体回路（13）とリードフレーム（1
1）とを貫通して形成したスルーホール（14）によって
電気的に接続する工程； ロ）．絶縁基材（12）側の導体回路（13）上に耐めっき
性を有する絶縁被膜層（15）を形成して、オーバーレイ
めっき（16）を形成する必要がある導体回路（13）のみ
を露出させる工程； ハ）．リードフレーム（11）を給電のためのめっきリー
ドとして、導体回路（13）の有機絶縁被膜層（15）から
露出している部分にオーバーレイめっき（16）を形成す
る工程」 にその構成上の特徴があり、これにより、工程を簡略化
することができて、貴金属によるめっき量を少なくする
ことのできるオーバーレイめっきの形成方法を提供する
ことができるのである。I). The inner end (11a) of the lead frame (11) sandwiched between the insulating base materials (12) and the conductive circuit (13) on the insulating base material (12) are connected to the conductive circuit (13) and the lead frame (1).
1) a step of making electrical connection by means of a through hole (14) formed therethrough; Form a plating-resistant insulating coating layer (15) on the conductive circuit (13) on the insulating base material (12) side, and expose only the conductive circuit (13) that needs to be formed with overlay plating (16) C) a step of causing Forming overlay plating (16) on exposed portions of conductive circuit (13) from organic insulating coating layer (15) using lead frame (11) as plating leads for power supply " Accordingly, it is possible to provide a method of forming overlay plating that can simplify the process and reduce the amount of plating with a noble metal.
第１図は絶縁被膜層及びオーバーレイめっきを省略して
示した状態の電子部品搭載用基板の部分平面図、第２図
は第１図のＩ−Ｉ線に沿ってみた断面図、第３図は絶縁
被膜層を施す前の電子部品搭載用基板の部分平面図、第
４図は絶縁被膜層を施してその開口から必要部分を露出
させた状態の電子部品搭載用基板の部分平面図、第５図
はオーバーレイめっきを施した状態の電子部品搭載用基
板の部分平面図、第６図は他の形式の電子部品搭載用基
板を示す部分断面図、第７図は従来の電子部品搭載用基
板の部分断面図、第８図は従来のオーバーレイめっきの
形成方法を（１）〜（５）の順に示す部分平面図であ
る。 符号の説明 10……電子部品搭載用基板、11……リードフレーム、11
a……内端部、11b……外端部、11c……接続部、12……
絶縁基材、13……導体回路、14……スルーホール、15…
…絶縁被膜層、15a……開口、16……オーバーレイめっ
き、20……電子部品。FIG. 1 is a partial plan view of an electronic component mounting substrate in a state where an insulating coating layer and overlay plating are omitted, FIG. 2 is a cross-sectional view taken along line II of FIG. 1, and FIG. FIG. 4 is a partial plan view of the electronic component mounting substrate before applying the insulating coating layer, and FIG. 4 is a partial plan view of the electronic component mounting substrate in a state where the insulating coating layer is applied and a necessary portion is exposed from the opening. FIG. 5 is a partial plan view of an electronic component mounting substrate in a state where overlay plating has been applied, FIG. 6 is a partial sectional view showing another type of electronic component mounting substrate, and FIG. 7 is a conventional electronic component mounting substrate. FIG. 8 is a partial plan view showing a conventional overlay plating forming method in the order of (1) to (5). EXPLANATION OF SYMBOLS 10: Electronic component mounting board, 11: Lead frame, 11
a ... inner end, 11b ... outer end, 11c ... connecting part, 12 ...
Insulating base material, 13 Conductor circuit, 14 Through hole, 15
... Insulating coating layer, 15a ... Opening, 16 ... Overlay plating, 20 ... Electronic parts.
Claims (1)
内端部と前記絶縁基材上の導体回路とを、この導体回路
と前記リードフレームとを貫通して形成したスルーホー
ルによって電気的に接続した電子部品搭載用基板におい
て、前記導体回路に次の各工程を経てオーバーレイめっ
きを形成する方法。 イ）．前記絶縁基材間に挟み込んだリードフレームの内
端部と前記絶縁基材上の導体回路とを、この導体回路と
前記リードフレームとを貫通して形成したスルーホール
によって電気的に接続する工程； ロ）．前記絶縁基材側の導体回路上に耐めっき性を有す
る絶縁被膜層を形成して、オーバーレイめっきを形成す
る必要がある前記導体回路のみを露出させる工程； ハ）．前記リードフレームを給電のためのめっきリード
として、前記導体回路の有機絶縁被膜層から露出してい
る部分にオーバーレイめっきを形成する工程。An inner end of a lead frame sandwiched between insulating bases and a conductive circuit on the insulating base are electrically connected by a through hole formed through the conductive circuit and the lead frame. A method of forming overlay plating on the connected electronic component mounting board through the following steps on the conductive circuit. I). Electrically connecting an inner end of the lead frame sandwiched between the insulating bases and a conductor circuit on the insulating base by a through hole formed through the conductor circuit and the lead frame; B). Forming an insulating coating layer having plating resistance on the conductor circuit on the insulating substrate side to expose only the conductor circuit for which overlay plating needs to be formed; c). Forming an overlay plating on a portion of the conductive circuit exposed from the organic insulating film layer, using the lead frame as a plating lead for power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17064589A JP2717200B2 (en) | 1989-06-30 | 1989-06-30 | Method of forming overlay plating on electronic component mounting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17064589A JP2717200B2 (en) | 1989-06-30 | 1989-06-30 | Method of forming overlay plating on electronic component mounting substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0335589A JPH0335589A (en) | 1991-02-15 |
| JP2717200B2 true JP2717200B2 (en) | 1998-02-18 |
Family
ID=15908718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17064589A Expired - Lifetime JP2717200B2 (en) | 1989-06-30 | 1989-06-30 | Method of forming overlay plating on electronic component mounting substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717200B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574629A (en) * | 1989-06-09 | 1996-11-12 | Sullivan; Kenneth W. | Solderless printed wiring devices |
| JPH07147365A (en) * | 1993-10-01 | 1995-06-06 | Electroplating Eng Of Japan Co | Method for preventing deformation of lead frame |
| US5729049A (en) | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
| US6124150A (en) | 1998-08-20 | 2000-09-26 | Micron Technology, Inc. | Transverse hybrid LOC package |
| CN110896597A (en) * | 2019-11-07 | 2020-03-20 | 江苏上达电子有限公司 | Surface treatment method for flexible circuit board |
-
1989
- 1989-06-30 JP JP17064589A patent/JP2717200B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0335589A (en) | 1991-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
| JP3093960B2 (en) | Method for manufacturing semiconductor circuit element mounting substrate frame | |
| JPH02306690A (en) | Manufacture of wiring substrate for surface mounting | |
| JP2717200B2 (en) | Method of forming overlay plating on electronic component mounting substrate | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPH05327211A (en) | Multilayer flexible printed board and manufacture thereof | |
| JPH11340609A (en) | Manufacture of printed wiring board and manufacture of unit wiring board | |
| JPH07221411A (en) | Printed circuit board and manufacture thereof | |
| JP2000091722A (en) | Printed wiring board and its manufacture | |
| WO2003002786A1 (en) | Electroplating method and printed wiring board manufacturing method | |
| JP2700259B2 (en) | Method of forming solder layer having recess in printed wiring board | |
| JP2000114412A (en) | Manufacture of circuit board | |
| JPH08228066A (en) | Electronic-part loading substrate and manufacture thereof | |
| JPH1079568A (en) | Manufacturing method of printed circuit board | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JP2750809B2 (en) | Method of manufacturing thick film wiring board | |
| JP2002050715A (en) | Manufacturing method of semiconductor package | |
| JPH01183192A (en) | Flexible printed wiring board and manufacture thereof | |
| JPS63283051A (en) | Substrate for hybrid integrated circuit device | |
| JPS6355236B2 (en) | ||
| JPH0739258Y2 (en) | Terminal structure at board edge | |
| JPH0438159B2 (en) | ||
| JPH01128493A (en) | Manufacture of multilayer interconnection substrate | |
| JP2755028B2 (en) | Method of manufacturing coplanar tape carrier with ground metal plane |