JPH11340609A - Manufacture of printed wiring board and manufacture of unit wiring board - Google Patents

Manufacture of printed wiring board and manufacture of unit wiring board

Info

Publication number
JPH11340609A
JPH11340609A JP14442598A JP14442598A JPH11340609A JP H11340609 A JPH11340609 A JP H11340609A JP 14442598 A JP14442598 A JP 14442598A JP 14442598 A JP14442598 A JP 14442598A JP H11340609 A JPH11340609 A JP H11340609A
Authority
JP
Japan
Prior art keywords
wiring board
plating
unit
wiring
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14442598A
Other languages
Japanese (ja)
Inventor
Yoji Kato
洋二 加藤
Kaoru Hara
薫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastern Co Ltd
Original Assignee
Eastern Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastern Co Ltd filed Critical Eastern Co Ltd
Priority to JP14442598A priority Critical patent/JPH11340609A/en
Publication of JPH11340609A publication Critical patent/JPH11340609A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a printed wiring board and a unit wiring board, whereby a lead for plating can be cut completely and short circuit can be prevented between wiring patterns. SOLUTION: In a printed wiring board 30 having a plurality of unit wiring boards 32 and plating bars 36 which connect wiring patterns 34 for performing an electrolysis plating on required exposed parts such as terminal parts of the wiring patterns 34, the plating bars 36 connect the required wiring patterns 34 between the adjacent unit wiring boards 32 and are bent so as to cross virtual cutting lines 33 which divide the unit wiring boards 32.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプリント配線板、お
よび単位配線板の製造方法に関する。
The present invention relates to a printed wiring board and a method for manufacturing a unit wiring board.

【0002】[0002]

【従来の技術】プリント配線板10は、図10に示すよ
うに、単位配線板12を複数個作り込み、最終的に単位
配線板12の境界線に沿って切断して単位配線板12に
分離するタイプのものがある。分離前に、配線パターン
14の外部接続用の端子(パッド)等の所要部位にニッ
ケルめっきおよび金めっき等の電解めっき被膜を形成す
ることが多い。この場合、単位配線板12間に両単位配
線板12の配線パターン14をつなげる共通のめっき用
リード16を設けておいて、電解めっきを行うようにし
ている。めっき終了後、各配線パターン14を独立させ
るためにめっき用リード16を除去する必要がある。め
っき用リード16の除去は、4辺のリード16の内側の
基板部位にプレス加工もしくはルーター加工によりスリ
ットを形成して単位配線板12に分離する際に除去する
か、あるいはめっき用リード16を含んで基板部位をリ
ード幅より幅広に切断して除去するようになされる。
2. Description of the Related Art As shown in FIG. 10, a plurality of unit wiring boards 12 are formed on a printed wiring board 10, and the printed wiring boards 10 are finally cut along the boundaries of the unit wiring boards 12 and separated into unit wiring boards 12. There are types that do. Before separation, an electrolytic plating film such as nickel plating or gold plating is often formed on a required portion of the wiring pattern 14 such as a terminal (pad) for external connection. In this case, a common plating lead 16 for connecting the wiring patterns 14 of both unit wiring boards 12 is provided between the unit wiring boards 12, and electrolytic plating is performed. After plating, it is necessary to remove the plating leads 16 in order to make each wiring pattern 14 independent. The plating lead 16 is removed by forming a slit in the substrate portion inside the four-sided lead 16 by press working or router processing and removing it when separating into the unit wiring board 12 or including the plating lead 16. Then, the substrate portion is cut to be wider than the lead width and removed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記前
者の方法では、スリットを形成するエリアが必要とな
り、材料に無駄な部分が生じるという課題がある。また
後者の場合、加工精度(めっき用リード16と切断刃の
位置合わせ等)のばらつきにより、めっき用リード16
の除去残りが発生することがあり、配線パターン14間
の短絡を招きやすいという不具合が発生した。特に基板
の裏面側にめっき用リードが形成され、基板の表側から
切断する場合や、多層のプリント配線板であって、内層
にもめっき用リードが存在する場合等には、めっき用リ
ードと切断刃の位置ずれが生じる場合が多く、この場合
には上記のようにめっき用リードより若干幅が広いだけ
の切断線で切断するのでは、リードの除去残りが顕著に
発生してしまうという課題がある。
However, in the former method, an area for forming a slit is required, and there is a problem that a useless portion is generated in the material. In the case of the latter, the plating lead 16 may vary due to variations in processing accuracy (positioning of the plating lead 16 and the cutting blade, etc.).
May be left unremoved, and a short circuit between the wiring patterns 14 is likely to occur. In particular, when plating leads are formed on the back side of the board and cut from the front side of the board, or when a multilayer printed wiring board has plating leads on the inner layer, etc., cut off the plating leads. In many cases, the blade is misaligned. In this case, if the cutting is performed with a cutting line slightly wider than the plating lead as described above, there is a problem that the unremoved portion of the lead is significantly generated. is there.

【0004】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、めっき
用リードを完全に切断でき、配線パターン間の短絡を防
止し得るプリント配線板、および単位配線板の製造方法
を提供するにある。
Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a printed wiring board capable of completely cutting a lead for plating and preventing a short circuit between wiring patterns. And a method of manufacturing a unit wiring board.

【0005】[0005]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係るプ
リント配線板では、単位配線板が複数個作り込まれ、配
線パターンの端子部等の所要露出部に電解めっきを施す
ため、配線パターンをつなげるめっき用リードが形成さ
れたプリント配線板において、前記めっき用リードは、
前記隣接する単位配線板間に、隣接する両単位配線板の
対応する所要配線パターン間をつなげると共に、両単位
配線板を分離する仮想切断線に対して交叉するよう曲折
して設けられていることを特徴としている。
The present invention has the following arrangement to achieve the above object. That is, in the printed wiring board according to the present invention, since a plurality of unit wiring boards are formed and a required exposed portion such as a terminal portion of the wiring pattern is subjected to electrolytic plating, a printed lead formed with a plating lead for connecting the wiring pattern is formed. In the wiring board, the lead for plating is
The adjacent unit wiring boards are connected to required wiring patterns corresponding to both adjacent unit wiring boards and are bent so as to intersect a virtual cutting line separating the two unit wiring boards. It is characterized by.

【0006】めっき用リードが仮想切断線と交叉して設
けられているので、切断線の位置や幅が多少ずれたり、
ばらついても確実にめっき用リードの切断が行え、配線
パターンの短絡を防止することができる。前記プリント
配線板は多層のプリント配線板であって、前記めっき用
リードは、内層の配線パターン間をつなげるめっき用リ
ードとすると好適である。また前記単位配線板は半導体
チップ収納凹部を備えると好適である。上記プリント配
線板を、前記めっき用リードに交叉する切断線に沿って
切断して各単位配線板に分離することができる。
[0006] Since the plating lead is provided to cross the virtual cutting line, the position and width of the cutting line may be slightly shifted,
Even if there is variation, the lead for plating can be reliably cut, and short circuit of the wiring pattern can be prevented. Preferably, the printed wiring board is a multilayer printed wiring board, and the plating lead is a plating lead for connecting between wiring patterns in an inner layer. Preferably, the unit wiring board includes a semiconductor chip housing recess. The printed wiring board can be cut into individual unit wiring boards by cutting along a cutting line crossing the plating lead.

【0007】[0007]

【発明の実施の形態】以下、本発明の好適な実施例を添
付図面に基づいて詳細に説明する。図1はプリント配線
板30の説明図であり、プリント配線板30は多数の単
位配線板32が多数縦横に連接して作りこまれてなる。
単位配線板32は図の一点鎖線で示される仮想切断線3
3で囲まれる部位である。単位配線板32には所要の配
線パターン34が形成されている。単位配線板32に搭
載される半導体チップ(図示せず)と配線パターン34
とがワイヤ等により電気的に接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an explanatory diagram of a printed wiring board 30. The printed wiring board 30 is formed by connecting a large number of unit wiring boards 32 in a row and a row.
The unit wiring board 32 is a virtual cutting line 3 indicated by a dashed line in FIG.
It is a part surrounded by 3. A required wiring pattern 34 is formed on the unit wiring board 32. Semiconductor chip (not shown) mounted on unit wiring board 32 and wiring pattern 34
Are electrically connected by a wire or the like.

【0008】配線パターン34にはニッケルめっきを下
地とする金めっき等の所要のめっきが施される。36は
めっき用リードである。めっき用リード36は、互いに
隣接する単位配線板32において、仮想切断線33の両
側に対応位置する配線パターン34の部位同士を接続し
ている。めっき用リード36は、図2に拡大して示すよ
うに、隣接する単位配線板32の、切断線33を挟んで
対応位置する配線パターン34aと34a、34bと3
4b、34cと34c、34dと34dとを直線的に結
ぶ線分36aと、互いに反対側に斜めに位置する配線パ
ターン34aと34b、・・・を結ぶ線分36bとによ
りほぼジグザグ状に設けられている。これによって、図
1に示すように、めっき用リード36により全ての配線
パターン34が電気的に接続され、配線パターン34に
所要の電解めっきを施すことができる。
[0008] The wiring pattern 34 is subjected to required plating such as gold plating with nickel plating as a base. 36 is a lead for plating. The plating leads 36 connect portions of the wiring pattern 34 corresponding to both sides of the virtual cutting line 33 in the unit wiring boards 32 adjacent to each other. As shown in FIG. 2 in an enlarged manner, the plating leads 36 are connected to the wiring patterns 34a and 34a, 34b and 34b of the adjacent unit wiring board 32, which correspond to the cutting lines 33 therebetween.
4b, 34c and 34c, and a line 36a that linearly connects 34d and 34d, and a line 36b that connects wiring patterns 34a and 34b, which are diagonally located on opposite sides, are provided in a substantially zigzag shape. ing. Thereby, as shown in FIG. 1, all the wiring patterns 34 are electrically connected by the plating leads 36, and the required electrolytic plating can be performed on the wiring patterns 34.

【0009】配線パターン34やめっき用リード36
は、樹脂基板上に設けられた銅箔をエッチング加工し
て、上記所要のパターンに形成できることはいうまでも
ない。図3は単層のプリント配線基板30の一例を示す
断面図である。樹脂基板35の一方の面側に配線パター
ン34が形成され、他方の面側に配線パターン(端子
部)40が形成されている。配線パターン34と端子部
40とはスルーホールめっき38によって電気的に接続
されている。隣接する単位配線板32の対応する配線パ
ターン34は図の丸の部位で示す前記めっき用リード3
6によって電気的に接続されている。したがって、共通
のめっき用リード36によって電気的導通をとって、配
線パターン34や端子40の所要部位にめっき被膜を形
成することができる。
The wiring pattern 34 and the plating lead 36
It is needless to say that the above-mentioned required pattern can be formed by etching a copper foil provided on a resin substrate. FIG. 3 is a cross-sectional view showing an example of a single-layer printed wiring board 30. The wiring pattern 34 is formed on one surface side of the resin substrate 35, and the wiring pattern (terminal portion) 40 is formed on the other surface side. The wiring pattern 34 and the terminal 40 are electrically connected by through-hole plating 38. The corresponding wiring pattern 34 of the adjacent unit wiring board 32 is the plating lead 3 indicated by a circle in the figure.
6 are electrically connected. Therefore, electrical conduction is provided by the common plating lead 36, and a plating film can be formed on required portions of the wiring pattern 34 and the terminals 40.

【0010】単位配線パターン32に分離するには、図
の一点鎖線で示す切断線33によって切断することで行
える。その際、図2から明確なように、めっき用リード
36の線分36a、線分36bは切断線33と交叉して
いるので、切断線33の位置や幅に多少のばらつきがあ
っても、確実にめっき用リード36を切断、分離でき、
配線パターン34の短絡を防止することができる。な
お、端子部40にははんだボール(図示せず)を設け
て、外部接続用端子とすることができる。単位配線板3
2の一方の面には半導体チップ(図示せず)を搭載する
ことができる。すなわち、単位配線板32は半導体チッ
プ搭載用のパッケージとして用いることができる。
The separation into the unit wiring patterns 32 can be performed by cutting along a cutting line 33 shown by a one-dot chain line in the figure. At this time, as is clear from FIG. 2, since the line segments 36 a and 36 b of the plating lead 36 intersect with the cutting line 33, even if the position and width of the cutting line 33 are slightly varied, The plating lead 36 can be reliably cut and separated,
Short circuit of the wiring pattern 34 can be prevented. It should be noted that a solder ball (not shown) may be provided on the terminal portion 40 to serve as an external connection terminal. Unit wiring board 3
A semiconductor chip (not shown) can be mounted on one surface of the second. That is, the unit wiring board 32 can be used as a package for mounting a semiconductor chip.

【0011】図4は多層(図示の例では3層)に形成し
たプリント配線板30の一例を示す断面図である。35
は1層目の樹脂基板、37は2層目の樹脂基板、39は
3層目の樹脂基板であり、接着剤層(図示せず)により
接着され、積層される。2層目の樹脂基板37、3層目
の樹脂基板39には透孔が形成され、これらが積層され
ることにより、各単位配線板32の中央に半導体チップ
収納用の凹部41が形成される。2層目の樹脂基板37
と3層目の樹脂基板39との間には、2層目の樹脂基板
37の段差部上に先端側が露出する配線パターン34が
形成され、1層目の樹脂基板35の裏面側には配線パタ
ーン(端子部)40が形成され、配線パターン34と端
子部40とはスルーホールめっき被膜38によって電気
的に接続されている。
FIG. 4 is a sectional view showing an example of a printed wiring board 30 formed in a multilayer (three layers in the illustrated example). 35
Denotes a first-layer resin substrate, 37 denotes a second-layer resin substrate, and 39 denotes a third-layer resin substrate, which are adhered and laminated by an adhesive layer (not shown). Through holes are formed in the second-layer resin substrate 37 and the third-layer resin substrate 39, and by laminating them, a concave portion 41 for housing a semiconductor chip is formed in the center of each unit wiring board 32. . Second-layer resin substrate 37
A wiring pattern 34 whose tip side is exposed on the stepped portion of the second-layer resin substrate 37 is formed between the second-layer resin substrate 37 and the third-layer resin substrate 39. A pattern (terminal portion) 40 is formed, and the wiring pattern 34 and the terminal portion 40 are electrically connected by a through-hole plating film 38.

【0012】隣接する単位配線板32の対応する配線パ
ターン34は図の丸の部位で示す前記めっき用リード3
6によって電気的に接続されている。したがって、共通
のめっき用リード36によって電気的導通をとって、配
線パターン34や端子40の所要部位にめっき被膜を形
成することができる。単位配線パターン32に分離する
には、図の一点鎖線で示す切断線33によって切断する
ことで行える。その際、図2から明確なように、めっき
用リード36の線分36a、線分36bは切断線33と
交叉しているので、切断線33の位置や幅に多少のばら
つきがあっても、確実にめっき用リード36を切断、分
離でき、配線パターン34の短絡を防止することができ
る。めっき用リード36は内層側に位置して外部からは
見えないが、ジグザグ状をなしているので、確実に切断
することができる。また切断されて残ったジグザグ部は
内層に隠れて外部から見えないので、外観上良好とな
る。なお、端子部40にははんだボール(図示せず)を
設けて、外部接続用端子とすることができる。単位配線
板32の収納凹部41には半導体チップ(図示せず)を
搭載することができる。すなわち、単位配線板32は半
導体チップ搭載用のパッケージとして用いることができ
る。
The corresponding wiring pattern 34 of the adjacent unit wiring board 32 is formed by the plating lead 3 shown by a circle in FIG.
6 are electrically connected. Therefore, electrical conduction is provided by the common plating lead 36, and a plating film can be formed on required portions of the wiring pattern 34 and the terminals 40. The separation into the unit wiring pattern 32 can be performed by cutting along a cutting line 33 shown by a dashed line in the figure. At this time, as is clear from FIG. 2, since the line segments 36 a and 36 b of the plating lead 36 intersect with the cutting line 33, even if the position and width of the cutting line 33 are slightly varied, The leads 36 for plating can be reliably cut and separated, and the short circuit of the wiring pattern 34 can be prevented. The plating lead 36 is located on the inner layer side and cannot be seen from the outside, but since it is in a zigzag shape, it can be reliably cut. Further, the zigzag portion remaining after being cut is hidden by the inner layer and cannot be seen from the outside, so that the appearance is good. It should be noted that a solder ball (not shown) may be provided on the terminal portion 40 to serve as an external connection terminal. A semiconductor chip (not shown) can be mounted in the storage recess 41 of the unit wiring board 32. That is, the unit wiring board 32 can be used as a package for mounting a semiconductor chip.

【0013】図5は放熱板を有するプリント配線板30
の一例を示す断面図である。樹脂基板35の一方の面側
には接着剤45により金属製の放熱板47が固着されて
いる。樹脂基板35の他方の面側には、配線パターン3
4が前記と同様なパターンで形成されている。各単位配
線板32の中央のチップ搭載部には、搭載される半導体
チップの電極と対応して配線パターン49が形成されて
いる。この配線パターン49は対応する配線パターン3
4と電気的に接続されている。配線パターン34と配線
パターン49との接続は、樹脂基板35を多層に形成す
ることによって公知の手段により容易に行える。
FIG. 5 shows a printed wiring board 30 having a heat sink.
FIG. 3 is a cross-sectional view showing one example. A metal radiator plate 47 is fixed to one surface of the resin substrate 35 with an adhesive 45. On the other surface side of the resin substrate 35, the wiring pattern 3
4 are formed in the same pattern as described above. A wiring pattern 49 is formed in the chip mounting portion at the center of each unit wiring board 32 so as to correspond to the electrodes of the semiconductor chip to be mounted. The wiring pattern 49 corresponds to the corresponding wiring pattern 3
4 is electrically connected. The connection between the wiring pattern 34 and the wiring pattern 49 can be easily performed by a known means by forming the resin substrate 35 in a multilayer structure.

【0014】隣接する単位配線板32の対応する配線パ
ターン34は図の丸の部位で示す前記めっき用リード3
6によって電気的に接続されている。したがって、共通
のめっき用リード36によって電気的導通をとって、配
線パターン34、49の所要部位にめっき被膜を形成す
ることができる。図5に示すプリント配線板30の例で
は、上記必要なめっきを施した後、単位配線板32の境
界線に沿って、樹脂基板35側から放熱板47に向かっ
てV溝50を設け、隣接する単位配線板32同士は放熱
板47の薄肉部47aによってつながっているようにな
されている。
The corresponding wiring pattern 34 of the adjacent unit wiring board 32 is formed by the plating lead 3 shown by a circle in FIG.
6 are electrically connected. Therefore, electrical conduction is provided by the common plating lead 36, and a plating film can be formed on required portions of the wiring patterns 34 and 49. In the example of the printed wiring board 30 shown in FIG. 5, after performing the above-described necessary plating, a V-groove 50 is provided along the boundary line of the unit wiring board 32 from the resin substrate 35 side to the heat sink 47, and The unit wiring boards 32 to be connected to each other are connected by a thin portion 47 a of a heat radiating plate 47.

【0015】V溝50によって、前記めっき用リード6
は切断、分離され、したがって配線パターン34も分離
されている。単位配線板32同士は、放熱板47の薄肉
部47aでつながっているのみであるので、単位配線板
32に分離するには、薄肉部47aをプレス、あるいは
切断刃で切断することにより容易に行える。図6は、上
記分離した単位配線板32(半導体チップ搭載用パッケ
ージ)に半導体チップを搭載して半導体装置54に形成
した例を示す。すなわち、半導体チップ55をフリップ
チップ接続により配線パターン49上に電気的に接続し
て接合し、この半導体チップ55を囲んで枠体56を配
置し、枠体56内にポッティング樹脂57を充填して半
導体チップ55の一面側を封止する。そして配線パター
ン34上に外部接続用のはんだバンプ58を設けて、放
熱板付きの半導体装置54に完成できる。
The V-groove 50 allows the plating lead 6 to be formed.
Are cut and separated, so that the wiring pattern 34 is also separated. Since the unit wiring boards 32 are only connected to each other by the thin portions 47a of the heat radiating plate 47, separation into the unit wiring boards 32 can be easily performed by cutting the thin portions 47a with a press or a cutting blade. . FIG. 6 shows an example in which a semiconductor chip is mounted on the separated unit wiring board 32 (semiconductor chip mounting package) to form a semiconductor device 54. That is, the semiconductor chip 55 is electrically connected to and bonded to the wiring pattern 49 by flip-chip connection, the frame 56 is arranged so as to surround the semiconductor chip 55, and the potting resin 57 is filled in the frame 56. One surface side of the semiconductor chip 55 is sealed. Then, a solder bump 58 for external connection is provided on the wiring pattern 34 to complete the semiconductor device 54 with a heat sink.

【0016】図7〜図9はめっき用リード36の種々の
パターンを示す。図7では隣接する単位配線板32との
間でタスキ掛け状に配線パターン34を接続し、図8に
示す例ではジグザグ状に、また図9に示す例ではジグザ
グの曲線で接続するようにしている。このようにめっき
用リード36のパターンは特に限定されるものではな
く、仮想切断線36と交叉するものであればよい。
FIGS. 7 to 9 show various patterns of the plating lead 36. FIG. In FIG. 7, the wiring patterns 34 are connected in a staggered manner between adjacent unit wiring boards 32, and are connected in a zigzag shape in the example shown in FIG. 8, and in a zigzag curve in the example shown in FIG. I have. As described above, the pattern of the plating lead 36 is not particularly limited, and may be any pattern as long as it crosses the virtual cutting line 36.

【0017】[0017]

【発明の効果】本発明に係るプリント配線板によれば、
めっき用リードが仮想切断線と交叉して設けられている
ので、切断線の位置や幅が多少ずれたり、ばらついても
確実にめっき用リードの切断が行え、配線パターンの短
絡を防止することができる。また本発明に係る単位配線
板の製造方法では、上記プリント配線板をその仮想切断
線に沿って切断するだけでよく、切断の位置や幅にばら
つきがあっても、確実にめっき用リードを切断でき、配
線パターンの短絡のない単位配線板を提供できる。
According to the printed wiring board of the present invention,
Since the plating leads are provided crossing the virtual cutting lines, the plating leads can be reliably cut even if the positions and widths of the cutting lines are slightly displaced or vary, thus preventing short circuit of the wiring pattern. it can. Further, in the method for manufacturing a unit wiring board according to the present invention, it is only necessary to cut the printed wiring board along the virtual cutting line, and even if the cutting position and width vary, the plating lead is reliably cut. It is possible to provide a unit wiring board having no short circuit of the wiring pattern.

【図面の簡単な説明】[Brief description of the drawings]

【図1】配線パターンとめっき用リードのパターンを示
す説明図である。
FIG. 1 is an explanatory diagram showing a wiring pattern and a pattern of a lead for plating.

【図2】図1の部分拡大図である。FIG. 2 is a partially enlarged view of FIG.

【図3】単層のプリント配線板の断面図である。FIG. 3 is a sectional view of a single-layer printed wiring board.

【図4】多層のプリント配線板の断面図である。FIG. 4 is a sectional view of a multilayer printed wiring board.

【図5】放熱板を備えたプリント配線板の断面図であ
る。
FIG. 5 is a sectional view of a printed wiring board provided with a heat sink.

【図6】半導体装置に形成した説明図である。FIG. 6 is an explanatory view formed in the semiconductor device.

【図7】めっき用リードのパターンの他の例を示す説明
図である。
FIG. 7 is an explanatory view showing another example of a pattern of a lead for plating.

【図8】めっき用リードのパターンの他の例を示す説明
図である。
FIG. 8 is an explanatory view showing another example of a pattern of a lead for plating.

【図9】めっき用リードのパターンのさらに他の例を示
す説明図である。
FIG. 9 is an explanatory view showing still another example of a pattern of a lead for plating.

【図10】従来のプリント基板における配線パターンと
めっき用リードのパターンの例を示す説明図である。
FIG. 10 is an explanatory diagram showing an example of a wiring pattern and a plating lead pattern on a conventional printed circuit board.

【符号の説明】[Explanation of symbols]

30 プリント配線基板 32 単位配線基板 33 仮想切断線 34 配線パターン 36 めっき用リード 38 スルーホールめっき 40 配線パターン 47 放熱板 Reference Signs List 30 printed wiring board 32 unit wiring board 33 virtual cutting line 34 wiring pattern 36 lead for plating 38 through-hole plating 40 wiring pattern 47 heat sink

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 単位配線板が複数個作り込まれ、配線パ
ターンの端子部等の所要露出部に電解めっきを施すた
め、配線パターンをつなげるめっき用リードが形成され
たプリント配線板において、 前記めっき用リードは、前記隣接する単位配線板間に、
隣接する両単位配線板の対応する所要配線パターン間を
つなげると共に、両単位配線板を分離する仮想切断線に
対して交叉するよう曲折して設けられていることを特徴
とするプリント配線板。
1. A printed wiring board in which a plurality of unit wiring boards are formed and electroplating is performed on a required exposed portion such as a terminal portion of the wiring pattern, so that a plating lead for connecting the wiring pattern is formed. Lead is between the adjacent unit wiring boards,
A printed wiring board, which is provided so as to connect between corresponding required wiring patterns of adjacent two unit wiring boards and to bend so as to cross a virtual cutting line separating the two unit wiring boards.
【請求項2】 前記プリント配線板は多層のプリント配
線板であって、 前記めっき用リードは、内層の配線パターンの配線パタ
ーン間をつなげるめっき用リードであることを特徴とす
る請求項1記載のプリント配線板。
2. The printed wiring board according to claim 1, wherein the printed wiring board is a multilayer printed wiring board, and wherein the plating lead is a plating lead for connecting between wiring patterns of an inner wiring pattern. Printed wiring board.
【請求項3】 前記単位配線板は半導体チップ収納凹部
を備えることを特徴とする請求項1または2記載のプリ
ント配線板。
3. The printed wiring board according to claim 1, wherein the unit wiring board includes a semiconductor chip housing recess.
【請求項4】 請求項1、2または3記載のプリント配
線板を、前記めっき用リードに交叉する切断線に沿って
切断して各単位配線板に分離することを特徴とする単位
配線板の製造方法。
4. The unit wiring board according to claim 1, wherein the printed wiring board according to claim 1, 2 or 3 is cut along a cutting line crossing the plating lead and separated into each unit wiring board. Production method.
JP14442598A 1998-05-26 1998-05-26 Manufacture of printed wiring board and manufacture of unit wiring board Pending JPH11340609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14442598A JPH11340609A (en) 1998-05-26 1998-05-26 Manufacture of printed wiring board and manufacture of unit wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14442598A JPH11340609A (en) 1998-05-26 1998-05-26 Manufacture of printed wiring board and manufacture of unit wiring board

Publications (1)

Publication Number Publication Date
JPH11340609A true JPH11340609A (en) 1999-12-10

Family

ID=15361898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14442598A Pending JPH11340609A (en) 1998-05-26 1998-05-26 Manufacture of printed wiring board and manufacture of unit wiring board

Country Status (1)

Country Link
JP (1) JPH11340609A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078139A1 (en) * 2000-04-12 2001-10-18 Citizen Watch Co., Ltd. Common electrode wire for plating
KR100797670B1 (en) * 2006-06-12 2008-01-23 삼성전기주식회사 Formation Method of Plating Line for Printed Circuit Board
CN100424844C (en) * 2002-02-08 2008-10-08 三星电机株式会社 Design method for plating of printed circuit board strip and manufacturing method of semiconductor chip package using the same
JP2010145264A (en) * 2008-12-19 2010-07-01 Pioneer Electronic Corp Method for manufacturing mems device, mems device and junction mother board
JP2012089765A (en) * 2010-10-21 2012-05-10 Tdk Corp Coil component
JP2013236107A (en) * 2013-08-12 2013-11-21 Nitto Denko Corp Wiring circuit board and method of manufacturing the same
CN103945642A (en) * 2009-08-28 2014-07-23 日东电工株式会社 Printed circuit board and method of manufacturing the same
US9236171B2 (en) 2010-10-21 2016-01-12 Tdk Corporation Coil component and method for producing same
CN113170580A (en) * 2018-11-30 2021-07-23 株式会社理光 Circuit board, method of manufacturing circuit board, and imaging device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4532807B2 (en) * 2000-04-12 2010-08-25 シチズンホールディングス株式会社 Common electrode wire for plating
US7154048B2 (en) 2000-04-12 2006-12-26 Citizen Watch Co., Ltd. Common electrode wire for plating
KR100775632B1 (en) * 2000-04-12 2007-11-13 시티즌 홀딩스 가부시키가이샤 Common electrode wire for plating
WO2001078139A1 (en) * 2000-04-12 2001-10-18 Citizen Watch Co., Ltd. Common electrode wire for plating
CN100424844C (en) * 2002-02-08 2008-10-08 三星电机株式会社 Design method for plating of printed circuit board strip and manufacturing method of semiconductor chip package using the same
KR100797670B1 (en) * 2006-06-12 2008-01-23 삼성전기주식회사 Formation Method of Plating Line for Printed Circuit Board
JP2010145264A (en) * 2008-12-19 2010-07-01 Pioneer Electronic Corp Method for manufacturing mems device, mems device and junction mother board
CN103945642A (en) * 2009-08-28 2014-07-23 日东电工株式会社 Printed circuit board and method of manufacturing the same
CN103957662A (en) * 2009-08-28 2014-07-30 日东电工株式会社 Printed circuit board and method of manufacturing the same
US8895870B2 (en) 2009-08-28 2014-11-25 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP2012089765A (en) * 2010-10-21 2012-05-10 Tdk Corp Coil component
US9236171B2 (en) 2010-10-21 2016-01-12 Tdk Corporation Coil component and method for producing same
JP2013236107A (en) * 2013-08-12 2013-11-21 Nitto Denko Corp Wiring circuit board and method of manufacturing the same
CN113170580A (en) * 2018-11-30 2021-07-23 株式会社理光 Circuit board, method of manufacturing circuit board, and imaging device

Similar Documents

Publication Publication Date Title
JP2004095799A (en) Semiconductor device and method of manufacturing the same
JP2005353700A (en) Surface mounting electronic component and its manufacturing method
JP3907145B2 (en) Chip electronic components
JP4010424B2 (en) Electrode structure of side surface type electronic component and manufacturing method thereof
US20070096271A1 (en) Substrate frame
JPH0922963A (en) Manufacture of board frame for mounting of semiconductor circuit element
JPH11340609A (en) Manufacture of printed wiring board and manufacture of unit wiring board
JP2000150702A (en) Manufacture of semiconductor device
JP2000196153A (en) Chip electronic component and manufacture thereof
JP2001160630A (en) Chip type semiconductor device
JP2831971B2 (en) Printed wiring board for mounting semiconductor element and method of manufacturing the same
JPS63114299A (en) Printed wiring board
JP2717200B2 (en) Method of forming overlay plating on electronic component mounting substrate
JPH05343608A (en) Hybrid integrated circuit device
JP2798108B2 (en) Hybrid integrated circuit device
JPH1070211A (en) Tape carrier and production thereof
JP2003017816A (en) Wiring board of multiple allocation
JPH11163197A (en) Semiconductor mounting board
JP2623980B2 (en) Manufacturing method of substrate with lead for semiconductor mounting
JPH0517709B2 (en)
JPS58134450A (en) Semiconductor device and manufacture thereof
JP3842683B2 (en) Multi-wiring board
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga
JPS6350862B2 (en)
WO2007078104A1 (en) Method of fabricating printed circuit board for mounting light emitting diode chip and light emitting diode package having the circuit board