JPH01181555A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH01181555A JPH01181555A JP529188A JP529188A JPH01181555A JP H01181555 A JPH01181555 A JP H01181555A JP 529188 A JP529188 A JP 529188A JP 529188 A JP529188 A JP 529188A JP H01181555 A JPH01181555 A JP H01181555A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- tie
- lead frame
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000012811 non-conductive material Substances 0.000 claims description 3
- 230000003014 reinforcing effect Effects 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 10
- 239000004020 conductor Substances 0.000 abstract description 7
- 238000000465 moulding Methods 0.000 abstract description 7
- 239000000725 suspension Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 239000000615 nonconductor Substances 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野J
この発明は半導体装置用リードフレームの改良に関する
ものである。
ものである。
〔従来の技術J
第4図及び第5図は、従来のリードフレームの平面図及
びその側面図である。同図において、(1)はリードフ
レーム、(2)はダイパッド、(3)はインナーリード
、(4)は宙吊りリード、(5)はタイバーである。こ
の種のリードフレームは同一金属板材を打ち抜き加工し
て形成される。
びその側面図である。同図において、(1)はリードフ
レーム、(2)はダイパッド、(3)はインナーリード
、(4)は宙吊りリード、(5)はタイバーである。こ
の種のリードフレームは同一金属板材を打ち抜き加工し
て形成される。
このようKa成されるリードフレームは第6図及び第7
図に示すようにリードフレーム(1)のダイパッド(2
)部分が凹状にデプレスすることで、ダイパッド(2)
上に配設されるチップ(6)の上面とインナーリード(
3)及び宙吊りリード(4)先端上面との高さを均一に
保っている。そして、半導体装置を構成する場合、ダイ
パッド(2)上に接合材(7)を用いてチップ(6)を
接合させ、次いでチップ(6)とインナーリード(3)
先端部とを接続用金属細線(8)でボンデングさせる。
図に示すようにリードフレーム(1)のダイパッド(2
)部分が凹状にデプレスすることで、ダイパッド(2)
上に配設されるチップ(6)の上面とインナーリード(
3)及び宙吊りリード(4)先端上面との高さを均一に
保っている。そして、半導体装置を構成する場合、ダイ
パッド(2)上に接合材(7)を用いてチップ(6)を
接合させ、次いでチップ(6)とインナーリード(3)
先端部とを接続用金属細線(8)でボンデングさせる。
第8図は、そ−lレド工程後、タイバーカットを行ない
、リードペンドを終了した最終のパッケージ側面図であ
る。同図において、(9)はモールドパッケージ、(1
0)は切断後のタイバー、(11)はり−〔発明が解決
しようとする蜀嗜→] 従来の半導体装置用リードフレームは、リードフレーム
が、同一部材で形成されている為、インナーリードの補
強材として用いられているタイバーを能のリードと導通
しないように、モールド工程後にカットすることが必要
で、カット時のリードのカエリやくびれ、損傷などが発
生するという問題点がめった。
、リードペンドを終了した最終のパッケージ側面図であ
る。同図において、(9)はモールドパッケージ、(1
0)は切断後のタイバー、(11)はり−〔発明が解決
しようとする蜀嗜→] 従来の半導体装置用リードフレームは、リードフレーム
が、同一部材で形成されている為、インナーリードの補
強材として用いられているタイバーを能のリードと導通
しないように、モールド工程後にカットすることが必要
で、カット時のリードのカエリやくびれ、損傷などが発
生するという問題点がめった。
この発明は、上記のような問題点を解消するtめになさ
れたもので、モールド工程後のタイバーカット工程が省
略できるとともに、リード曲がしを防止できる半導体装
置用リードフレームを提供この発明に係る半導体装置用
リードフレームは各リードを補強する上記リード間のタ
イバーを非電導材で構成したものである。
れたもので、モールド工程後のタイバーカット工程が省
略できるとともに、リード曲がしを防止できる半導体装
置用リードフレームを提供この発明に係る半導体装置用
リードフレームは各リードを補強する上記リード間のタ
イバーを非電導材で構成したものである。
〔作用]
この発明においては個々のリードの補強材であるタイバ
ーのリード間を非電導体で構成されておし、モールド工
程後のタイバーカット工程が省略でき、リード曲がりが
防止できる。
ーのリード間を非電導体で構成されておし、モールド工
程後のタイバーカット工程が省略でき、リード曲がりが
防止できる。
〔実施例]
以下、この発明の一実施例を図について説明する。第1
図及び92図は、この発明による半導体装置用リードフ
レームの一実施例を示す平面図及び側面図である。
図及び92図は、この発明による半導体装置用リードフ
レームの一実施例を示す平面図及び側面図である。
同図において、 (12)はリードフレーム(電導体)
、(13)はグイパッド、 (14)はインナーリー
ド、(15)は宙吊リリード、(16)は非電導体で出
来ているタイバーである。
、(13)はグイパッド、 (14)はインナーリー
ド、(15)は宙吊リリード、(16)は非電導体で出
来ているタイバーである。
第3図は、モールド工程後、タイバーカット(一部)を
行ない、リードペンドを終了した最終パッケージ側面図
である。
行ない、リードペンドを終了した最終パッケージ側面図
である。
同図において、(17)はモールドパッケージ、(18
)はリードである。
)はリードである。
このように&成されるリードフレームは、リード(18
)とリードの間を補強するタイバー(16)をリードフ
レーム(12)の母材(電導体)とは異なった部材(非
電導体)で構成している為、モールド工程後にタイバー
をカットする必要はなく、製品とじC使用するときにリ
ード間を頑丈に固定することができる。
)とリードの間を補強するタイバー(16)をリードフ
レーム(12)の母材(電導体)とは異なった部材(非
電導体)で構成している為、モールド工程後にタイバー
をカットする必要はなく、製品とじC使用するときにリ
ード間を頑丈に固定することができる。
従来のリードフレームでは、モールド工程後にタイバー
をカットする必要があし、カット時のリードのカエリや
くびれ、損傷などが発生していたが、これらも防止でき
る。
をカットする必要があし、カット時のリードのカエリや
くびれ、損傷などが発生していたが、これらも防止でき
る。
〔発明の効果J
以上説明したように、この発明によれば、タイバーを非
電導材によ秒構成したので、後工程におけるタイバーカ
ット工程が不要となり、タイ/< wカット時のカエリ
やくびれを解消でき、モールドパッケージの際、精度の
高い、高品質の製品が得られるという効果がある。
電導材によ秒構成したので、後工程におけるタイバーカ
ット工程が不要となり、タイ/< wカット時のカエリ
やくびれを解消でき、モールドパッケージの際、精度の
高い、高品質の製品が得られるという効果がある。
第1図はこの発明の一実施例による半導体装置用リード
フレームの平面図、第2図はその側面図、$3図はこの
発明のパッケージの側面図、第4図は従来リードフレー
ムの平面図、第5図はその側面図、第6図は従来リード
フレームを凹状にダブレスした状態を示す側面図、第7
図はその斜視図、@S図は従来装置Qパッケージの側面
図である。 図中、(12)はリードフレーム、(16)はタイバー
である。 なお、各図中同一符号は同−又は相当部分を示す。 第 1 図 12:リードフレム第2図 第3図 第4図 第5図 第6図 第8図
フレームの平面図、第2図はその側面図、$3図はこの
発明のパッケージの側面図、第4図は従来リードフレー
ムの平面図、第5図はその側面図、第6図は従来リード
フレームを凹状にダブレスした状態を示す側面図、第7
図はその斜視図、@S図は従来装置Qパッケージの側面
図である。 図中、(12)はリードフレーム、(16)はタイバー
である。 なお、各図中同一符号は同−又は相当部分を示す。 第 1 図 12:リードフレム第2図 第3図 第4図 第5図 第6図 第8図
Claims (1)
- 各リードを補強する上記リード間のタイバーを非電導
材で構成したことを特徴とする半導体装置用リードフレ
ーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP529188A JPH01181555A (ja) | 1988-01-12 | 1988-01-12 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP529188A JPH01181555A (ja) | 1988-01-12 | 1988-01-12 | 半導体装置用リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01181555A true JPH01181555A (ja) | 1989-07-19 |
Family
ID=11607138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP529188A Pending JPH01181555A (ja) | 1988-01-12 | 1988-01-12 | 半導体装置用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01181555A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525547A (en) * | 1992-12-16 | 1996-06-11 | Hitachi, Ltd. | Method of fabricating a molded semiconductor device having blocking banks between leads |
-
1988
- 1988-01-12 JP JP529188A patent/JPH01181555A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525547A (en) * | 1992-12-16 | 1996-06-11 | Hitachi, Ltd. | Method of fabricating a molded semiconductor device having blocking banks between leads |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0330512B1 (en) | Producing electronic components with the aid of lead frames | |
JP2000294711A (ja) | リードフレーム | |
JPH01181555A (ja) | 半導体装置用リードフレーム | |
JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
JPH0964266A (ja) | リードフレーム | |
JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
US5343615A (en) | Semiconductor device and a process for making same having improved leads | |
JPS6340351A (ja) | リ−ドフレ−ム | |
JPS62235763A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS63120454A (ja) | 半導体装置 | |
JP2531088B2 (ja) | 半導体装置およびその製造方法 | |
JPH03123063A (ja) | 半導体装置用リードフレーム及びその製造方法 | |
JP2708343B2 (ja) | 半導体装置の製造方法およびリードフレーム | |
JPH0312956A (ja) | Sop型リードフレーム | |
KR890002136B1 (ko) | 반도체 장치의 제조방법 | |
JPH0714960A (ja) | 半導体装置用リードフレーム | |
JPH08250640A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法 | |
JPH02205061A (ja) | リードフレーム | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
JPH04309254A (ja) | 半導体装置 | |
JPH01111363A (ja) | 半導体装置の製造方法 | |
JPH01296651A (ja) | 半導体装置用リードフレーム | |
JPH0215661A (ja) | 半導体装置のリード成形方法 | |
JPH07176667A (ja) | 表面実装型半導体装置 | |
JPH01187845A (ja) | 半導体装置 |