JPH01181449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01181449A JPH01181449A JP287588A JP287588A JPH01181449A JP H01181449 A JPH01181449 A JP H01181449A JP 287588 A JP287588 A JP 287588A JP 287588 A JP287588 A JP 287588A JP H01181449 A JPH01181449 A JP H01181449A
- Authority
- JP
- Japan
- Prior art keywords
- silica glass
- insulating film
- phosphorus
- deposited
- containing boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 23
- 239000011574 phosphorus Substances 0.000 claims abstract description 23
- 229910052796 boron Inorganic materials 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 9
- 239000000126 substance Substances 0.000 abstract description 6
- 238000011282 treatment Methods 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関し、ボロン及びリ
ンを含むシリカガラスを絶縁膜として堆積した後、コン
タクトホールを開けて金属配線を行なうプロセスのよシ
改善された方法を提供することを目的としたものである
。
ンを含むシリカガラスを絶縁膜として堆積した後、コン
タクトホールを開けて金属配線を行なうプロセスのよシ
改善された方法を提供することを目的としたものである
。
従来の技術
従来の半導体装置の製造方法においては１段差を有する
半導体基板上にボロン及びリンを含むシリカガラスを絶
縁膜として堆積し、熱処理による平坦化を行った後レジ
ストをマスクしてほぼ垂直にエツチングガスを入射せし
めて上記絶縁膜のドライエツチングを行ってコンタクト
ホールを開けて後金属配線を行なうことにより、半導体
基板と金属配線のコンタクトが得られ、しかも平坦化に
よシ、金属配線の断線やショートが少なくなることが知
られている。
半導体基板上にボロン及びリンを含むシリカガラスを絶
縁膜として堆積し、熱処理による平坦化を行った後レジ
ストをマスクしてほぼ垂直にエツチングガスを入射せし
めて上記絶縁膜のドライエツチングを行ってコンタクト
ホールを開けて後金属配線を行なうことにより、半導体
基板と金属配線のコンタクトが得られ、しかも平坦化に
よシ、金属配線の断線やショートが少なくなることが知
られている。
発明が解決しようとする課題
しかしながら上記ボロン及びリンを含むシリカガラスは
、ボロン及びリンの濃度を高くすれば平坦性が高くなる
が、化学的だ不安定となるため。
、ボロン及びリンの濃度を高くすれば平坦性が高くなる
が、化学的だ不安定となるため。
第２図（ム）に示す様に、段差を有する半導体基板上に
絶縁膜２としてボロン及びリンを含むシリカガラスを堆
積し、平坦化を目的とした熱処理を行った後、第２図（
Ｂ）に示す様に、上、配給縁膜２の上に７オトレジスト
パターン４を形成するためにレジストを塗布し、露光現
像等の化学処理を行なうと上記絶縁膜２上に変質層７が
生じる。この後エツチングガスを入射せしめることによ
シトライエツチングを行なうと、第２図（Ｃ）に示す様
にエツチング残有８が残る場合が多く、良好なコンタク
トが取れないという問題を有していた。
絶縁膜２としてボロン及びリンを含むシリカガラスを堆
積し、平坦化を目的とした熱処理を行った後、第２図（
Ｂ）に示す様に、上、配給縁膜２の上に７オトレジスト
パターン４を形成するためにレジストを塗布し、露光現
像等の化学処理を行なうと上記絶縁膜２上に変質層７が
生じる。この後エツチングガスを入射せしめることによ
シトライエツチングを行なうと、第２図（Ｃ）に示す様
にエツチング残有８が残る場合が多く、良好なコンタク
トが取れないという問題を有していた。
また、第１図（ム）に示す様に絶縁膜２を堆積した後、
熱処理を行なう前て薄いシリカガラスを堆積した場合、
シリカガラスの膜厚を薄くすれば。
熱処理を行なう前て薄いシリカガラスを堆積した場合、
シリカガラスの膜厚を薄くすれば。
その後の平坦化を目的とした熱処理によシ絶縁膜２中に
含まれるボロン及びリンが上記シリカガラス中に拡散し
、その後の化学的処理に対し不安定になり、第２図（Ｂ
）に示すがクロき変質層７が生じまた上記シリカガラス
の膜厚を厚くすると、平坦化を目的としだ熱処理を行っ
ても上記シリカガラスが軟化温度に達しないため平坦化
されないという課題を有していた。
含まれるボロン及びリンが上記シリカガラス中に拡散し
、その後の化学的処理に対し不安定になり、第２図（Ｂ
）に示すがクロき変質層７が生じまた上記シリカガラス
の膜厚を厚くすると、平坦化を目的としだ熱処理を行っ
ても上記シリカガラスが軟化温度に達しないため平坦化
されないという課題を有していた。
本発明はかかる点に鑑み、良好なコンタクトを得ること
を目的とした半導体装置の製造方法を歴供する事を目的
とする。
を目的とした半導体装置の製造方法を歴供する事を目的
とする。
課題を解決するだめの手段
本発明は半導体基板上に絶縁膜としてボロン及びリンを
含むシリカガラスを堆積し、熱処理を行った後、さらに
上記絶、禄膜りに上記絶縁膜と比較して充分薄いシリカ
ガラスを堆積し、フォトレジストパターンをマスクとし
てドライエッチを行ない金属配線を行なう半導体装置の
製造方法である。
含むシリカガラスを堆積し、熱処理を行った後、さらに
上記絶、禄膜りに上記絶縁膜と比較して充分薄いシリカ
ガラスを堆積し、フォトレジストパターンをマスクとし
てドライエッチを行ない金属配線を行なう半導体装置の
製造方法である。
作用
本発明は、絶縁膜としてボロ／及びリンを含むシリカガ
ラスを堆積し平坦化を目的とした熱処理を行なった後、
さらに薄いシリカガラスを堆積することにより、その後
のフォトレジストパターン形成工程を含めた化学的処理
のためだ上記ボロン及びリンを含むシリカガラスが変質
することなく、上記フォトレジストパターンをマスクと
してドライエツチングを行なった後にドライエツチング
残有が生じることがないため、その後の金属配線により
良好なコンタクトが安定して得られる。
ラスを堆積し平坦化を目的とした熱処理を行なった後、
さらに薄いシリカガラスを堆積することにより、その後
のフォトレジストパターン形成工程を含めた化学的処理
のためだ上記ボロン及びリンを含むシリカガラスが変質
することなく、上記フォトレジストパターンをマスクと
してドライエツチングを行なった後にドライエツチング
残有が生じることがないため、その後の金属配線により
良好なコンタクトが安定して得られる。
実施例
以下実施例により詳細て説明する。第１図は本発明によ
る絶縁膜の作成方法を工程順に示したものである。
る絶縁膜の作成方法を工程順に示したものである。
（ム）段差を有する半導体基板１の上にボロン及びリン
を含むシリカガラスを絶縁＠２として例えば７００ｒ１
ｍを化学気相成長法により堆積する。
を含むシリカガラスを絶縁＠２として例えば７００ｒ１
ｍを化学気相成長法により堆積する。
半導体基板１の段差は例えば高さｓｏｏｎｍ。
幅ｅ５ｏｏｎｍ、段差間１５ＱＱ ｎｉｌとする。また
絶縁＠２のボロン及びリンの濃度は例えばＰ２Ｏ５で６
．３ ｍｏ１％とし、 Ｂ２０！ｌでｓ、ａｍｏ、ｄ％
とする。
絶縁＠２のボロン及びリンの濃度は例えばＰ２Ｏ５で６
．３ ｍｏ１％とし、 Ｂ２０！ｌでｓ、ａｍｏ、ｄ％
とする。
（Ｂ）その後平坦化を目的とした熱処理を例えば９００
℃にお込て３０分、Ｎ２Ｉ１．囲気で行なう。
℃にお込て３０分、Ｎ２Ｉ１．囲気で行なう。
＜Ｃ＞その後上記絶縁膜２の上に不純物をほとんど含ま
な論シリカガラスを絶縁膜３として例えば？Ｏｎ！ｌ化
学気相成長法によシ堆積させる。
な論シリカガラスを絶縁膜３として例えば？Ｏｎ！ｌ化
学気相成長法によシ堆積させる。
（Ｄ）上記絶縁膜上にコンタクトウィンド５を形成する
ための７オトレジストパターン４を写真蝕刻法によシ形
成する。
ための７オトレジストパターン４を写真蝕刻法によシ形
成する。
（ＩＥ）フォトレジストパターン４をマスクとして絶縁
膜２及び絶縁膜３をドライエツチングする。
膜２及び絶縁膜３をドライエツチングする。
この時、半導本基板１と絶縁膜２及び絶縁膜３のドライ
エツチング速度の比を出来るだけ大きくなる様な条件で
選ぶ。
エツチング速度の比を出来るだけ大きくなる様な条件で
選ぶ。
（Ｆ）この後、７オトレジストパターン４を除去した後
、金属配線６として１例えばアルミを８ｏ。
、金属配線６として１例えばアルミを８ｏ。
ｎｍスパッター法により堆積する。
以上のように本実施例てよれば、第１図（Ｄ）で明らか
な如く第２図（Ｂ）において示す如き変質層６が生じな
いため、第２図（Ｃ）に示す如きドライエツチング残有
７が生ぜず、その後金偏配線６との良好なコンタクト特
性が得られ、また絶縁膜２に使用するボロン及びリンを
含むシリカガラス中のボロン及びリンの濃度を下げる必
要がないため十分な平坦性が得られ、金属配線６の断線
やショートが生じない。
な如く第２図（Ｂ）において示す如き変質層６が生じな
いため、第２図（Ｃ）に示す如きドライエツチング残有
７が生ぜず、その後金偏配線６との良好なコンタクト特
性が得られ、また絶縁膜２に使用するボロン及びリンを
含むシリカガラス中のボロン及びリンの濃度を下げる必
要がないため十分な平坦性が得られ、金属配線６の断線
やショートが生じない。
なお実施例として、半導体基板の段差を幅ａＯＯｎｍ、
高さを５００１ｍ１段差間を１５００ ｎｍとしたが、
さらに広い幅であっても狭い堰あるいはより低い高さで
も良い。また絶縁膜２として使用するボロン及びリンを
含むシリカガラスの厚さを７００ｎｍとしたが、半導体
基板１の段差の高さより１１００ｎ程度厚ければ問題は
なく、濃度をＰ２Ｏ５でｅ、３ｍｏ１９ｔ； 、 Ｂ２
０．で９．８ｍｏ１％としたが熱処理により第１図（ｂ
） ｉＣ示す様な平坦性が得られる範囲の濃度であれば
よい。また、絶縁膜３として用いたシリカガラス膜は不
純物をほとんど含まないとしたが、その後の化学的処理
に対して安定な範囲であれば問題はなく、また７０ｎＩ
ｎ程度であればコンタクトウィンドウ６のアスペクト比
もそれ程高くならず問題はないが、より変質層７を少な
くしようとすればさら（厚くしても良く。
高さを５００１ｍ１段差間を１５００ ｎｍとしたが、
さらに広い幅であっても狭い堰あるいはより低い高さで
も良い。また絶縁膜２として使用するボロン及びリンを
含むシリカガラスの厚さを７００ｎｍとしたが、半導体
基板１の段差の高さより１１００ｎ程度厚ければ問題は
なく、濃度をＰ２Ｏ５でｅ、３ｍｏ１９ｔ； 、 Ｂ２
０．で９．８ｍｏ１％としたが熱処理により第１図（ｂ
） ｉＣ示す様な平坦性が得られる範囲の濃度であれば
よい。また、絶縁膜３として用いたシリカガラス膜は不
純物をほとんど含まないとしたが、その後の化学的処理
に対して安定な範囲であれば問題はなく、また７０ｎＩ
ｎ程度であればコンタクトウィンドウ６のアスペクト比
もそれ程高くならず問題はないが、より変質層７を少な
くしようとすればさら（厚くしても良く。
またアスペクト比が問題となれば薄くシ、ても良い。
発明の詳細
な説明したように本発明によれば、絶縁膜としてボロン
及びリンを含むシリカガラスを堆積し平坦化を目的とし
た熱処理を行なった後、さらに薄いシリカガラスを堆積
することによシ、その後の化学的処理による上記ボロン
及びリンを含むシリカガラスの変質層が生じることなく
、ドライエツチングを行なった後に残有が生じないため
、その後の金属配線てより良好なコンタクトが安定して
得られ、また上記ボロン及びリンを含むシリカガラス中
のボロン及びリンの？農度を下げる・区要がないため十
分な平坦性が得られ、その後の金媚配腺の断線やショー
トが生じることなく、その実用的効果は大きい。
及びリンを含むシリカガラスを堆積し平坦化を目的とし
た熱処理を行なった後、さらに薄いシリカガラスを堆積
することによシ、その後の化学的処理による上記ボロン
及びリンを含むシリカガラスの変質層が生じることなく
、ドライエツチングを行なった後に残有が生じないため
、その後の金属配線てより良好なコンタクトが安定して
得られ、また上記ボロン及びリンを含むシリカガラス中
のボロン及びリンの？農度を下げる・区要がないため十
分な平坦性が得られ、その後の金媚配腺の断線やショー
トが生じることなく、その実用的効果は大きい。
導体装置の要部断面図である。
１・・・・・半導体基板、２・・・・・・絶縁膜、３・
・・・・・絶縁膜、４・・・・・・フォトレジストパタ
ーン、６・・・・・・コンタクトホール、６・・・・・
・金属配線、７・・・・・・変質層。 ８・・・・・・ドライエツチング残有。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−−革導林Ｘ版 ２３−一一菱雇服 第１図 ４−一一フオドレジ゛ストパターン
・・・・・絶縁膜、４・・・・・・フォトレジストパタ
ーン、６・・・・・・コンタクトホール、６・・・・・
・金属配線、７・・・・・・変質層。 ８・・・・・・ドライエツチング残有。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−−革導林Ｘ版 ２３−一一菱雇服 第１図 ４−一一フオドレジ゛ストパターン
Claims (1)
- 段差を有する半導体基板上に、第１の絶縁膜としてボ
ロン及びリンを含むシリカガラス（ＢＰＳＧ）を堆積し
、平坦化を目的とした熱処理を行った後上記絶縁膜上に
第２の絶縁膜として上記絶縁膜と比較して充分薄いシリ
カガラスを堆積し、その後フォトレジストパターンをマ
スクとしてほぼ垂直にエッチングガスを入射せしめて、
上記絶縁膜のドライエッチングを行ってコンタクトホー
ルを開けて後金属配線を行なう半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP287588A JPH01181449A (ja) | 1988-01-08 | 1988-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP287588A JPH01181449A (ja) | 1988-01-08 | 1988-01-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181449A true JPH01181449A (ja) | 1989-07-19 |
Family
ID=11541526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP287588A Pending JPH01181449A (ja) | 1988-01-08 | 1988-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653327A (ja) * | 1992-06-16 | 1994-02-25 | Hyundai Electron Ind Co Ltd | 半導体素子のコンタクト及びその製造方法 |
-
1988
- 1988-01-08 JP JP287588A patent/JPH01181449A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653327A (ja) * | 1992-06-16 | 1994-02-25 | Hyundai Electron Ind Co Ltd | 半導体素子のコンタクト及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3639186A (en) | Process for the production of finely etched patterns | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| JPH01181449A (ja) | 半導体装置の製造方法 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPS6066435A (ja) | 薄膜形成方法 | |
| JPS6320383B2 (ja) | ||
| JPS6125217B2 (ja) | ||
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH034535A (ja) | 配線パターンの形成方法 | |
| JPS6122031B2 (ja) | ||
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH0376226A (ja) | 半導体装置の製造方法 | |
| JPH03150870A (ja) | 半導体装置の製造方法 | |
| JPH05234934A (ja) | 半導体装置の製造方法 | |
| JPH03278535A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6262467B2 (ja) | ||
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS61174638A (ja) | 電極金属配線パタ−ンの形成方法 |