JPH01181174A - 接点信号入出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、接点信号を入力する回路と出力する回路の構
成に係り、特に部品を共通化して量産効果の発揮すると
共に、外付は部品により入力する回路と出力する回路を
選択するものに関する。

【従来の技術】・ 本出願人は、例えば横河技報Ｖｏ１．２１Ｎｏ、１（１
９７７）ｐ、１で工業用の制御装置を提案しており、こ
の様な装置では数多くの操作端を制御装置で制御してい
る。そこで、操作端や検出端との関係で接点信号の入出
力回路を搭載した入出力カードが使用されている。 ここで入力カードとは、フィールドからの接点若しくは
ステータス信号を保持し、制御ステーションのインテリ
ジェンス部に読込ませるものをいい、出力カードとは、
インテリジェンス部からのステータス信号をトランジス
タ接点でフィールドに出力するものをいう、この様なカ
ードはネストと呼ばれるプリント基板の収容装置に装着
されるものであり、統一・されたプリント基板形状をし
ている。入出力カー　ドは、大別すると入力信号のみ汲
うものと、出力信号のみ扱うものと、入出力信号を同時
に取扱うものの３種類がある。そして、通常入出力のチ
ャンネル数は同じ例えば１６点とし、計装の規模に応じ
て適時使い分けている。 第７図は従来の入出力カードの構成ブロック図である６
図において、３０は入力回路部で、絶縁用のパルストラ
ンスＴ３１を備えている。この一次側にはクロック５０
の信号が巻線の中はどに抵抗Ｒ３２を介して接続され、
二次側に伝送される。二次側ではキャパシタＣ３１とダ
イオードＤ３１よりなる整流平滑化回路によって直流化
し、抵抗Ｒ３１を介して接点Ｓｉｎにセンス電流を供給
する。一次側には逆流防止用のタイオードＤ３２が接続
されて、この先にはデータレジスタ５１のＤ９子に結線
されていると共に、このダイオードＤ３２と巻線の間は
＋５νＯｆｆにプルアップしである。 このように構成された入力回路においては、接点Ｓ団が
開であればデータレジスタ５１のＤ＠子大入力Ｈになっ
ている。この理由は、二次側の消費電力が少ないなめで
あり、フライバックトランスの原理と同一の動作をして
いる。接点Ｓｉｎが閉であればデータレジスタ５１のＤ
端子入力はＩ、になっている、この理由は、二次側の消
費電力が大きくなるからである。 ４０は出力回路部で、絶縁用のパルストランスＴ４１を
備えている。クロック５０の信号及びデータレジスタ６
２の（ｌｊ子出出力がアンドゲートＧ４１に接続されて
、このゲート信号が抵抗Ｒ４４を介してトランジスタＴ
　ｒ４２のベース端子に接続されている。このトランジ
スタＴ「４２のコレクタ端子はパルストランスＴ４１の
一次側に接続されており、エミッタ端子は接地されてい
る。この結果、ゲート信号に応じたパルス信号が二次側
に伝送される。 ダイオードＤ４１．　Ｄ４２は二次側の出力電圧を＋５
ｖ０１１にクランプさせると共に逆流防止の役割をして
いる。そして、抵抗Ｒ４１，Ｒ４２を介してトランジス
タＴｒ４１のベース端子に供給されて、コレクタ信号が
ステータス信号として出力される。 この様な出力回路はデータレジスタ６２の信号がＨであ
ればゲート信号としてクロック信号が出力されて、二次
側にはトＩ信号が供給される。データレジスタ６２の信
号がしであればゲート信号はＬのままであり、この結果
二次側にはＬ信号が出力される。 次にマイクロプロセッサ（μＰ）の動作に付いて説明す
る。μＰは出力回路４０として選択したチャンネルのデ
ルタレジスタロ２のＤ端子にバッファ６１を介して動作
指令信号を送ると共に、パスインタフェイス５４からデ
ータレジスタ６２のＴ端子にトリガ信号を送る。同様に
して、μＰは入力回路３０として選択したチャンネルの
データレジスタ５１のＴ端子に対して、パスインタフェ
イス５４を介して指令信号を送る。すると、接点信号は
データセレクタ５２、入力ゲート５３を介して内部バス
に送信される。

【考案が解決しようとする課Ｕ】

しかし従来装置では、入出力カードは、大別すると入力
信号のみ扱うものと、出力信号のみ扱うものと、入出力
信号を同時に取扱うものの３種類があり、各々の回路構
成が異るところから常に別々の部品と基板を必要として
、製造上不都合を生じていた。 本発明はこのような課題を解決したもので、入出力回路
の配線パターンを共通にすると共に部品装着によって入
力回路と出力回路を使い分ける接点信号入出力回路を提
供することを目的とする。

【課題を解決するための手段】

このような目的を達成する本発明は、集積回路としてト
ランス、このトランスの一次側の一端に設けられた正電
圧を供給する第１の接続端子、この一次側他端に接続さ
れるダイオード及びキャパシタよりなる整流平滑化部、
この整流平滑化部の信号を出力する第２の接続端子、こ
の一次側の他端に抵抗を介して設けられた第３の接続端
子、この二次側に接続されるダイオード及びキャパシタ
よりなる整流平滑化部、この整流平滑化部の信号を出力
する第４の接続端子を内蔵したものを使用している。 このほかに共通素子として、クロック回路と、このクロ
ック回路の出力するクロック信号と第５の接続端子に接
続されて入力信号との論理積をとり第３の接続端子に出
力するゲート回路とを備えている。 入力回路として使用する場合は、第４の接続端子と接点
に接続された端子との間を接続するジャンパー線と、第
２の接続端子の出力信号を論理レベルに変換するバッフ
ァと、第５の接続端子に正電圧を供給する接続線とを具
備している。 出力回路として使用する場合は、第４の接続端子の信号
を増幅して出力する増幅素子と、第５の接続端子にデー
タ出力の許可を与えるデータレジスタを具備している。

【作用】

本発明の各構成要素はつぎの作用をする。集積回路は絶
縁用のトランスと入出力用の付属部品を搭載しである。 クロック回路及びゲート回路は共通部品として集積回路
に外付けされる。 入力回路として用いる場合は、個別部品としてバッファ
と接続線を共通部品に付加する。 出力回路として使用する場合には、個別部品としてデー
タレジスタと増幅素子を共通部品に付加する。

【実施例】

以下図面を用いて、本発明を説明する。 第１図は本発明の一実施例を示す構成ブロック図で、こ
こでは入力用の部品を破線で接続しており、出力用の部
品を実践で装着した場合を示している０図において、１
０は例えばＨＩ　Ｃ（ｈｙｂｒｉｄｉｎｔｅｌ；１ｒａ
ｔｅｄ　Ｃ１ｒＣＩＩｉｔ）等よりなる集積回路で、内
部には絶縁用のパルストランスＴが収容しである。 ２０は集積回路１０と共通に使用される共通部品である
。 以下詳細を説明する。１１はトランスＴの一次側に設け
られた第１の接続端子で、＋５ＶＯ１ｔなどの正電圧源
が接続される。ダイオードＤ２．キャパシタＣ２及び抵
抗Ｒ２はトランスＴの一次側の他端に接続された整流平
滑化部で、入力回路として使用する場合に役立つ。１２
はこの整流平滑部の信号を出力する第２の接続端子で、
接点Ｓｉｎのオンオフに対応する直流信号が出力される
。１２ａは第２の接続端子と共に設けられた共通電位端
子で、通常は一端が接地されると共に他端はキャパシタ
Ｃ２及び抵抗Ｒ２を介して第２の接続端子と接続されて
いる。１３はトランスＴの一次側の他端に抵抗Ｒ３を介
して設けられた第３の接続端子、ダイオードＤＩ、キャ
パシタＣ１及び抵抗Ｒ１はトランスＴの二次側に接続さ
れた整流平滑化部で、トランスＴを介して伝送されるク
ロック信号を直流化している。１４はこの整流平滑部の
信号を出力する第４の接続端子である。第１及び第３の
接続端子は入出力回路によらず一定素子に接続されるが
、第２及び第４の接続端子については入力用か出力用か
で接続される部品が代わる。 ２１はクロック回路で、例えば５００ｋＨｚの水晶発振
器が使用される。２２はクロック回路２１の出力信号と
第５の接続端子（素子の入力端子の他方をいう）に接続
された信号との論理積をとるゲート回路で、出力信号は
第３の接続端子１３に供給される。尚、図中ネ印はオー
プンコレクタ形式であることを示している。 第２の接続端子１２には、入力回路であればバッファＵ
１が接続され、出力回路であれば無接続である。第４の
接続端子には、入力回路であればジャンパー線Ｊが接続
され、出力回路であればトランジスタＴｒ１が接続され
る。第５の接続端子には、入力回路であれば正電圧が供
給され、出力回路であればデータレジスタＵ２が接続さ
れる。 このように構成された装置の動作を次に場合を分けて説
明する。第２図は出力回路として使用する場合の回路図
、第３図は動作を説明する波形図である。集積回路１０
の第４の接続端子にトランジスタＴｒ１のベース端子に
接続する。ゲート回路２２の他方の入力端子には、デー
タレジスタＵ２のＱ出力が接続され、図示しないμＰに
より指令されるデータ出力指令信号がＤ＜子に接続され
ると共に、ライト制御信号がＣＫ端子に入力される。 波形に付いて説明すると、データレジスタＵ２のＱ出力
信号がしであればゲート回路２２の出力信号は５■０１
↑のままであり、その結果トランジスタＴｒ１のベース
入力は１−どなって、トランジスタＴｒ１はオフのまま
である２次にデータレジスタＵ２の出力信号がト■にな
ればゲート回路２２からはクロック回路２１の信号が出
力されて、パルス状の信号はトランスＴを介して二次側
に伝送され整流平滑化されて、その結果トランジスタＴ
ｒ１のベース入力はＨとなって、トランジスタＴｒ１は
オンとなる。 第４図は入力回路として使用する場合の回路図、第５図
は動作を説明する波形図である。集積回路１０の第４の
接続端子にジャンパー線Ｊを接続して、接点Ｓｉｎにセ
ンス電流を供給する。第２の接続端子にはバッファＵ１
を接続して、論理レベルの形で図示しないデータレジス
タに転送する。第５の接続端子には正電圧＋５ｖｏｌｔ
が抵抗Ｒ４を介して接続され、ゲート回路２２の出力が
クロック信号そのｔｔの出力であるようにしている。 この様な装置の波形について説明する。接点Ｓ１ｎが開
であればトランスＴの一次側に現われる駆動波形は大き
いものであり、この結果整流平滑化後のバッファＵ１の
入力信号はＨになっている。 そこでバッファＵ１の出力信号はトＩになっている。 次に、接点Ｓｉｎが閉であればトランスＴの一次側に現
われる駆動波形は小さいものであり、この結果整流平滑
化後のバッファＵ１の入力信号はＬになっている。そこ
でバッファＵ１の出力信号はＬになっている。 第６図は本発明の他の実施例の構成図である。 第１図との相違のみ付いて説明すると、トランスＴの一
次側にダイオードＤ　３．　Ｄ　４が付加されている。 ダイオードＤ３は二次側の接点Ｓｉｎに印加さ九る電圧
を＋５ｖｏｌｔに規制するものであり、トランスＴの一
次側巻線と並列に接続されている。ダイオードＤ４はゼ
ナーダイオードであり、一次側の電圧をレベルシフトす
るものである。

【発明の効果】

以上説明したように、本発明によれば集積回路１０を入
出力回路に共通に使用しているので、量産効果が大きく
なる。また、集積回路１０等に入出力回路に応じて部品
を選択的に接続するようにしなので、プリント基板の共
通化が可能になり、製造コストが低下する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成ブロック図で、こ
こでは入力用の部品をＴｉ１線で接続しており、出力用
の部品を実践で装着した場合を示している。第２図は出
力回路として使用する場合の回路図、第３図は動作を説
明する波形図、第４図は入力回路として使用する場合の
回路図、第５図は動作を説明する波形図、第６図は本発
明の他の実施例の構成図である。第７図は従来の入出力
カードの構成ブロック図である。 １０・・・集積回路、１１，１２，１３．１４・・・第
１〜４の接続沌１子、２１・・・クロック回路、２２・
・・ケート回路、Ｓｉｎ・・・接点、Ｕｌ・・・バッフ
ァ、Ｕ２・・・データレジスタ。

Claims (1)

1. 【特許請求の範囲】 トランス、このトランスの一次側の一端に設けられた正
   電圧を供給する第１の接続端子、この一次側他端に接続
   されるダイオード及びキャパシタよりなる整流平滑化部
   、この整流平滑化部の信号を出力する第２の接続端子、
   この一次側の他端に抵抗を介して設けられた第３の接続
   端子、この二次側に接続されるダイオード及びキャパシ
   タよりなる整流平滑化部、この整流平滑化部の信号を出
   力する第４の接続端子よりなる集積回路と、クロック回
   路と、このクロック回路の出力するクロック信号と第５
   の接続端子に接続されて入力信号との論理積をとり第３
   の接続端子に出力するゲート回路とを備え、 入力回路である場合は、第４の接続端子と接点に接続さ
   れた端子との間を接続するジャンパー線と、第２の接続
   端子の出力信号を論理レベルに変換するバッファと、第
   ５の接続端子に正電圧を供給する接続線とを具備し、 出力回路である場合は、第４の接続端子の信号を増幅し
   て出力する増幅素子と、第５の接続端子にデータ出力の
   許可を与えるデータレジスタを具備すること、 を特徴とする接点信号入出力回路。