JPH0668316A

JPH0668316A - Ｉｃカード

Info

Publication number: JPH0668316A
Application number: JP3042916A
Authority: JP
Inventors: Shinji Oki; 信二大木; Makoto Kimura; 真琴木村
Original assignee: NIPPON LSI KAADE KK; Koatsu Gas Kogyo Co Ltd; Nippon LSI Card Co Ltd
Current assignee: NIPPON LSI KAADE KK; Koatsu Gas Kogyo Co Ltd; Nippon LSI Card Co Ltd
Priority date: 1991-02-14
Filing date: 1991-02-14
Publication date: 1994-03-11
Anticipated expiration: 2010-12-20
Also published as: JPH07120403B2

Abstract

(57)【要約】【目的】２種類の直流電圧の供給を必要とするＩＣカ
ードであっても、直流電源のコストを上昇させず、ま
た、読取書込装置の構造が複雑とならないようにする。【構成】ＩＣカードは、交流電力を受け取る電磁コイ
ル1 に接続されて直流５ボルトを出力する整流回路10
と、電磁コイル1 に重なるように配設された電磁コイル
5 と、電磁コイル5 に接続されて直流12ボルトを出力す
る整流回路16と、整流回路16とメモリ400 との間に設け
られ、直流12ボルトのメモリへの供給、停止を行うスイ
ッチ回路200 と、前記切換指令信号の判定を行ってスイ
ッチ回路200に開閉を指令する論理回路300 とを備えて
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣカード（ＬＳＩカー
ドともいう) に関する。

【０００２】

【従来の技術】従来、ＩＣカードのメモリには例えばＳ
ＲＡＭやＥＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ)
が使用されている。ＳＲＡＭの場合、メモリへ書き込む
とき、メモリに書き込まれた内容を保持しているとき、
および、その内容を読み出すときに、メモリに直流電圧
を供給しなければならないので、この供給のための直流
電源を必要とする。また、ＥＥＰＲＯＭの場合、書き込
み時と読み出し時には直流電圧の供給を必要とするが、
書き込まれた内容を保持している時には、直流電圧の供
給を必要としない。ＳＲＡＭ或いはＥＥＰＲＯＭのいず
れの場合であっても、直流電源に要求される電圧は、１
種類に限られていた。

【０００３】

【発明が解決しようとする課題】電子機器に要求される
機能の高度化に応じるために、最近、極めて大容量で、
書き込み速度が速く、また、ＳＲＡＭより回路が簡単
で、価格的にも有利なメモリが開発されており、このよ
うなメモリの一例として、例えば、最近のフラッシュＥ
ＥＰＲＯＭを挙げることができる。しかしながら、この
ようなメモリの中には、メモリの記憶内容を読み出すと
きには、メモリに例えば直流５ボルトのみを供給すれば
よいが、メモリにデータを書き込むときには、メモリに
直流５ボルトに加えて例えば直流12ボルトを供給するこ
とを必要とするものがある。

【０００４】このように、例えば直流５ボルトと12ボル
トの２種類の電圧をＩＣカードに供給する場合に、その
供給方法について検討してみる。ＩＣカード読取書込装
置（以下単に読取書込装置という) によって、ＩＣカー
ドのメモリに書き込みを行い、或いは読み出しを行う
が、この読取書込装置とＩＣカードとの電気的連結を接
触子を用いて有線的に行う場合には、５ボルトの直流電
源と、12ボルトの直流電源を準備し、両電源から読取書
込装置を経由してＩＣカードに5 ボルトおよび12ボルト
の電圧を供給することが考えられる。

【０００５】或いは、直流電源は５ボルト用のみとし、
この直流電源から受けた電圧を、読取書込装置内に設け
たＤＣ−ＤＣ変換器で12ボルトに変換して、ＩＣカード
に５ボルトと12ボルトを供給するようにしてもよい。

【０００６】しかし、上記の前者の方法では、従来の５
ボルトの直流電源に加えて12ボルトの直流電源を必要と
するので、直流電源装置のコストが上昇する。また、後
者の方法でも、読取書込装置内にＤＣ−ＤＣ変換器を設
けねばならないので、読取書込装置の構造が複雑となり
コストが上昇する。

【０００７】本発明は上記事情に鑑みて創案されたもの
であって、２種類の直流電圧の供給を必要とするＩＣカ
ードを使用する場合であっても、直流電源のコストを上
昇させることなく、また、読取書込装置の構造を複雑に
することなく、ＩＣカード側に比較的簡単な回路機構を
追加することによって、メモリに２種類の電圧を供給す
ることができるＩＣカードを提供することを目的として
いる。

【０００８】

【課題を解決するための手段】上記問題を解決するため
に、請求項１記載のＩＣカードは、ＩＣカード読取書込
装置から交流電力を受け取る第１電磁コイルと、ＩＣカ
ードのメモリの記憶内容を前記装置に送り出す第２電磁
コイルと、前記メモリに書き込む内容を前記装置から受
け取る第３電磁コイルと、書き込みモードへ切り換える
書込指令信号、読み取りモードへ切り換える読取指令信
号を前記装置から受け取る第４電磁コイルとを備え、前
記メモリは読み出されるときには第１直流電圧の供給
を、また、書き込まれるときには第１直流電圧および第
２直流電圧の供給を受けることを必要とするＩＣカード
において、第１電磁コイルに接続されて第１直流電圧を
出力する第１整流回路と、第１電磁コイルに重なるよう
に配設された第５電磁コイルと、第５電磁コイルに接続
されて第２直流電圧を出力する第２整流回路と、この第
２整流回路とメモリとの間に設けられ、第２直流電圧の
メモリへの供給、停止を行うスイッチ回路と、前記切換
指令信号の判定を行って前記スイッチ回路に開閉を指令
する論理回路とを備えている。

【０００９】また、請求項２記載のＩＣカードは、請求
項１記載のＩＣカードにおいて、論理回路は、信号の
高、低による２値論理回路であり、この論理回路に第１
直流電圧を供給したときと供給を停止したときにリセッ
トされる２入力２出力の第１、第２フリップフロップ回
路と、負論理のＮＡＮＤ回路とを備え、第２フリップフ
ロップ回路の第１出力を開閉指令として前記スイッチ回
路に与えるものであって、第１直流電圧を第１フリップ
フロップ回路の第１入力とし、メモリに最初に書き込ま
れるデータの高信号パルスを第２フリップフロップ回路
の第１入力とするとともに、第１フリップフロップ回路
の第１出力および書込指令信号の低信号パルスを、それ
ぞれ、ＮＡＮＤ回路の一方および他方の入力とし、ま
た、ＮＡＮＤ回路の出力を第１、第２フリップフロップ
回路の第２入力とし、且つ、第１、第２フリップフロッ
プ回路は、第２入力を加えたときの第１入力が第１出力
となるようにしている。

【００１０】更に、請求項３記載のＩＣカードは、請求
項１記載のＩＣカードにおいて、論理回路は、信号の
高、低による２値論理回路であり、この論理回路に第１
直流電圧を供給したときと供給を停止したときにリセッ
トされるフリップフロップ回路と、書込指令信号を基準
信号として記憶している比較回路と、正論理のＮＡＮＤ
回路とを備え、フリップフロップ回路の第１出力を開閉
指令として前記スイッチ回路に与えるものであって、切
換指令信号が入力された比較回路の出力をＮＡＮＤ回路
の一方の入力とし、また、ＩＣカード内で発生されたタ
イミングパルスを他方の入力とし、メモリに最初に書き
込まれるデータの高信号パルスをフリップフロップ回路
の第１入力とするとともに、ＮＡＮＤ回路の出力をフリ
ップフロップ回路の第２入力とし、且つ、フリップフロ
ップ回路は、第２入力を加えたときの第１入力が第１出
力となるようにしている。

【００１１】

【実施例】以下、図１〜９を参照して本発明の実施例を
説明する。図１は概略回路図、図２はメモリに供給する
直流12ボルト電圧のスイッチ回路図、図３はＩＣカード
の部分断面図、図４はＩＣカードの一部透視平面図、図
５は直流５ボルト電源用電磁コイルの説明図、図６は直
流12ボルト電源用電磁コイルの説明図、図７はメモリへ
の直流12ボルト供給制御用の論理回路図、図８は図７の
信号説明図（横軸は時間、縦軸は各信号線の信号の状
況) 、図９はデータ変換回路、モード切換信号回路、お
よび直流12ボルト供給制御用の他の論理回路の説明図で
ある。

【００１２】図４に示すように、本実施例のＩＣカード
100 は、図３に示すＩＣカード読取書込装置（以下単に
読取書込装置ともいう) 600 に設けた交流電源供給用電
磁コイル6 から高周波数の交流電力を受け取る電磁コイ
ル1 （第１電磁コイル) と、ＩＣカード100 の電子回路
500 内のメモリ400 の記憶内容を読取書込装置600 に送
り出す電磁コイル2 （第２電磁コイル) と、メモリ400
に書き込むデータを読取書込装置600 から受け取る電磁
コイル3 （第３電磁コイル) と、書き込み、読み取りの
モードの切換信号を読取書込装置600 から受け取る電磁
コイル4 （第４電磁コイル) と、図３に示すように、電
磁コイル1 に重なるように配設された電磁コイル5 を備
えている。

【００１３】メモリ400 は読み取られるときには直流５
ボルト（第１直流電圧) の供給を、また、書き込まれる
ときには直流５ボルトおよび直流12ボルト（第２直流電
圧)の供給を受けることを必要とする。また、ＩＣカー
ド100 は、電磁コイル1 に接続されて直流５ボルトを出
力する整流回路10（第１整流回路) と、電磁コイル5に
接続されて直流12ボルトを出力する整流回路16（第２整
流回路) と、整流回路16とメモリ400 との間に設けら
れ、直流12ボルトのメモリ400 への供給或いは停止を行
うスイッチ回路200 と、読み取りモード或いは書き込み
へ切り換えるモード切換指令信号が書込指令信号である
か読取指令信号であるかの判定を行って前記スイッチ回
路200 に開閉を指令する論理回路300 とを備えている。

【００１４】以下、各部を詳細に説明する。電磁コイル
1 は、図３と５に示すように、絶縁性の基板101 の上面
および下面にそれぞれ中心に向かって反対の方向に巻回
されたスパイラル状の部分コイル1aおよび1bからなって
いる。部分コイル1aと1bは直列に接続されており、部分
コイル1aおよび1bのそれぞれの一端（外側端部) は、配
線1fおよび1gを経て電子回路200 へ接続されている。ま
た、部分コイル1aと1bの他端（内側端部) 1c、1e同士
は、基板101 に設けた図示しないスルーホールに形成し
た導体1dによって接続されている。そして、基板101 お
よび電磁コイル1の表面にはレジスト103 が塗布されて
おり、基板101 の下面側のレジスト103 の表面は合成樹
脂性のカバー104 で覆われている。

【００１５】電磁コイル5 は、図３と６に示すように、
絶縁性の基板102 の上面および下面にそれぞれ中心に向
かって反対の方向に巻回されたスパイラル状の部分コイ
ル5aおよび5bからなっている。部分コイル5aと5bは直列
に接続されており、部分コイル5aおよび5bのそれぞれの
一端（外側端部) は、配線5fおよび5gを経て電子回路50
0 へ接続されている。また、部分コイル5aと5bの他端
（内側端部) 5c、5e同士は、基板102 に設けた図示しな
いスルーホールに形成した導体5dによって接続されてい
る。そして、基板102 および電磁コイル5 の表面にはレ
ジスト103 が塗布されている。

【００１６】電磁コイル5 が電磁コイル1 に対向し且つ
重なるように基板102 は基板101 の上に載置されてお
り、基板101 の上側のレジスト103 と、基板102 の周辺
のレジスト103 とが前記カバー104 で覆われている。な
お、読取書込装置600 には、電磁コイル1 に対向するよ
うに配設される交流電源供給用の電磁コイル6 が設けら
れている。基板601 の両面に形成した電磁コイル6 は、
電磁コイル1 と同様な構造であって、基板601 と電磁コ
イル6 の両側の表面には、レジスト103 が塗布され、レ
ジスト103 の上に前記カバー104 と同様なカバー604 が
設けられている。なお、電磁コイル2 、3 および4 は電
磁コイル1 と類似した構造である。

【００１７】整流回路10は、４個のダイオード11と１個
のコンデンサ12と１個のツェナーダイオード13とからな
り、整流回路10の出力側の一端は、配線14を介して前記
論理回路300 の直流５ボルト用の電源端子DC5Vに、ま
た、配線15を介してメモリ400の直流５ボルト用の電源
端子VCC に接続されている。整流回路10の出力側の他端
はアースGND に接続されている。また、整流回路16は、
２個のダイオード16と２個のコンデンサ18と１個のツェ
ナーダイオード19とからなる倍電圧整流回路であって、
この回路の出力側の一端は、配線20を介してスイッチ回
路200 に接続されており、他端はアースGND に接続され
ている。

【００１８】なお、スイッチ回路200 の出力側は、配線
21を介してメモリ400 の直流12ボルト用の電源端子VPP
に接続されており、論理回路300 とスイッチ回路200 と
の間には、論理回路300 の出力をスイッチ回路200 に伝
えてスイッチ回路200 をオン・オフさせる信号を伝える
信号線(H) が設けられている。

【００１９】図２に示すように、スイッチ回路200 は、
PNPトランジスタ22と、このトランジスタ22のベースに
抵抗R2を介してコレクタが接続された NPNトランジスタ
23とを備えている。R1、R3は、それぞれ、トランジスタ
22、23のベース、エミッタ間に接続された抵抗である。
トランジスタ22のエミッタおよびコレクタには、それぞ
れ、前記配線20および21が接続されている。そして、ト
ランジスタ23のベースおよびエミッタは、それぞれ、前
記信号線(H) およびアースGND に接続されている。

【００２０】図７に示すように、電磁コイル2 および3
は、データ変換回路50に接続されている。このデータ変
換回路50は、図９に示すように、メモリ400 から読み出
された並列信号を直列信号に変換して電磁コイル2 に送
り出す並直変換器51と、電磁コイル3 が読取書込装置60
0 から受け取った直列信号を、メモリ400 に書き込むた
めに、並列信号に変換する直並変換器52を備えている。
なお、本実施例では、メモリ400 に書き込まれるデータ
信号および以下に述べるモード切換指令信号は８ビット
で構成されているものとする。そして、データ変換回路
50の出力側（メモリ側）は、８ビットの信号を並列に搬
送できる信号線(DA)を介して、メモリ400 の８個のデー
タ信号入力端子DTに接続されている。

【００２１】電磁コイル1 は、整流回路10に接続されて
いる以外に、タイミングパルス発生回路70に接続されて
いる。タイミングパルス発生回路70は、電磁コイル1 か
ら受け取った交流電力の周波数に同期した、或いはこの
周波数と所定の関係の周波数の高信号パルス（立ち上が
りパルス) のライトタイミングパルスWTM およびリード
タイミングパルスRTM を発生する。ライトタイミングパ
ルスWTM はメモリ400に書き込みを行うときに用いら
れ、また、リードタイミングパルスRTM はメモリ400 の
読み取りを行うときに用いられる。

【００２２】図７に示すように、電磁コイル4 は、モー
ド切換信号回路60に接続されている。そして、図９に示
すように、モード切換信号回路60は、メモリ400 にデー
タを書き込む場合に、メモリ400 の端子W に送達されて
メモリ400 を書き込みモードにする低信号パルス（立ち
下がりパルス) WEを発生させる回路であって、直列であ
るモード切換指令信号を並列信号に変換する直並変換器
61、直並変換器61によって並列となったモード切換指令
信号を記憶している基準信号（この基準信号は書込指令
信号と同じとしてある）と比較し、そのモード切換指令
信号の内容が基準信号と合致したときにパルス信号を出
力する比較回路62、低信号パルスWEを出力する正論理の
ＮＡＮＤ回路63、および２入力であって入力パルスが加
えられるごとに低信号パルスWEと同じ低信号パルスCSを
発生するCSパルス発生器64を備えている。

【００２３】そして、直並変換器61の出力は比較回路62
に入力され、比較回路62の出力はＮＡＮＤ回路63の一方
の入力端子631 に入力され、また、他方の入力端子632
にライトタイミングパルスWTM が与えられる。CSパルス
発生器64の一方の入力端子641 はＮＡＮＤ回路63の出力
端子633 に接続されており、他方の入力端子642 にはリ
ードタイミングパルスRTM が与えられる。

【００２４】前記のように、比較回路62に記憶させてお
く基準信号を書込指令信号（例えば、0100 0001 とす
る、これは16進法で41を表す) と同じにしてあるので、
比較回路62が受けたモード切換指令信号が、0100 0001
である場合にのみ、比較回路62は高信号パルスをＮＡＮ
Ｄ回路63に出力する。

【００２５】ＮＡＮＤ回路63は、比較回路62の出力パル
スと、ライトタイミングパルスWTMが同時に入力される
と、低信号パルスWEを信号線(A) に出力する。同時に、
パルス信号WEが入力されたパルス発生器64は、低信号パ
ルスCSを信号線(L) に出力する。

【００２６】図７に示すように、論理回路300 は、３個
の負論理のＮＡＮＤ回路41、42、43、２個のＤ型フリッ
プフロップ回路（以下単にＦ／Ｆ回路という) 31（第１
Ｆ／Ｆ回路) 、32（第２Ｆ／Ｆ回路) 、１個の NPNトラ
ンジスタ34、１個のインバータ回路35、並びに、直流５
ボルトが供給される電源端子DC5Vとトランジスタ34のコ
レクタとの間および電源端子DC5Vとトランジスタ34のベ
ースとの間にそれぞれ接続された抵抗R4とR5、およびト
ランジスタ34のベースとエミッタ間に接続された抵抗R6
とを備えている。トランジスタ34のエミッタはアースGN
D に接続されている。

【００２７】直流12ボルトをメモリ400 に供給する指令
信号を発するための論理回路は、主としてＦ／Ｆ回路3
1、32およびＮＡＮＤ回路43であって、ＮＡＮＤ回路4
1、42はメモリ400 に直流12ボルトが供給された後に、
書込指令信号をメモリ400 に送達する回路である。

【００２８】ＮＡＮＤ回路41、42の一方の入力端子411
、421 は、モード切換信号回路60にそれぞれ信号線(A)
および(L) を介して接続されており、他方の入力端子4
12 、422 は、Ｆ／Ｆ回路31の出力端子XQに接続されて
いる。ＮＡＮＤ回路41、42の出力端子413 、423 は、そ
れぞれ信号線(J) および(K) を介してメモリ400 の書き
込み信号用入力端子W および読み出し信号用入力端子C
に接続されている。ＮＡＮＤ回路43の一方の入力端子43
1 は、信号線(E) を介してＦ／Ｆ回路31の出力端子Q
に、他方の入力端子432 は、信号線(A) に接続されてお
り、ＮＡＮＤ回路43の出力端子433 は信号線(F) を介し
てＦ／Ｆ回路31、32の端子Ckに接続されている。

【００２９】Ｆ／Ｆ回路31の端子D は、電源端子DC5Vに
接続されており、Ｆ／Ｆ回路32の端子D は、信号線(D)
を介して信号線(DA)の内の特定のビットを搬送する信号
線に接続されている。トランジスタ34のコレクタに接続
されたインバータ回路35の出力は、信号線(C) を介して
Ｆ／Ｆ回路31、32のリセット端子R に接続されている。
そして、Ｆ／Ｆ回路32の出力端子Q は、信号線(H) を介
してスイッチ回路200内のトランジスタ23のベースに接
続されている。なお、前記の整流回路10、16、直流12ボ
ルトのスイッチ回路200 、論理回路300 、メモリ400 、
データ変換回路50およびモード切換信号回路60は、図４
に示す電子回路500 の中に設けられている。

【００３０】次に、本実施例の動作を説明する。読取書
込装置600 の電磁コイル6 に所定の大きさの交流電圧を
通電すると、ＩＣカード100 の電磁コイル1 に約６ボル
トの交流電圧を発生し、整流回路10の出力側に、図８に
示すように、直流５ボルトが立ち上がる。この直流５ボ
ルトは配線14、15を介してそれぞれ論理回路300 の電源
端子DC5Vとメモリ400 の直流５ボルト用電源端子VCC に
に供給される。同時に、電磁コイル5 にも約６ボルトの
交流電圧を発生し、整流回路16の出力側が直流12ボルト
となり、この直流12ボルトはスイッチ回路200 内のトラ
ンジスタ34のエミッタに印加される。

【００３１】この状態では、書込指令信号が出ていない
ので、モード切換信号回路60の比較回路62の出力はな
く、従って、ＮＡＮＤ回路63の出力、即ち、信号線(A)
の信号はHigh（以下単にＨと記す) となっている。そし
て、Ｆ／Ｆ回路31の入力端子Dには直流５ボルトが供給
されている。論理回路300 の電源端子DC5Vに直流５ボル
トが印加された直後は、トランジスタ34に電流が流れな
いので、信号線(B) はＨとなるが、その後、抵抗R5とR6
で直流５ボルトが分割されてベースに印加されると、ト
ランジスタ34が動作して電流が流れるから信号線(B) は
Low（以下単にＬと記す) となる。従って、信号線(C)
はＨとなってＦ／Ｆ回路31、32はリセットされるから、
Ｆ／Ｆ回路31、32の出力端子Q に接続された信号線(E)
、(H) は共にＬとなり、Ｆ／Ｆ回路31の出力端子XQに
接続された信号線(G) はＨとなる。

【００３２】即ち、信号線(H) がＬであるから、スイッ
チ回路200 のトランジスタ23のベースがＨとなってトラ
ンジスタ22が導通しないので、メモリ400 には直流12ボ
ルトが供給されていない。

【００３３】このとき、信号線(A) と(L) は、それぞ
れ、低信号パルスWEとCSが送出されていないので、共に
Ｈである。即ち、信号線(A) 、(L) および(G) が共にＨ
であるから、信号線(J) と(K) もＨとなっている。ま
た、信号線(A) がＨで信号線(E)がＬであるので、ＮＡ
ＮＤ回路43の出力に接続された信号線(F) はＨとなるか
ら、Ｆ／Ｆ回路31、32の入力端子CkもＨとなっている。

【００３４】次に、書込指令信号を電磁コイル4 が受け
ると、この書込指令信号は直並変換器61で並列信号に変
換されてから、信号線(M) を経由して比較回路62に送ら
れ、比較回路62で書込指令信号と判定されるので、比較
回路62はパルスをＮＡＮＤ回路63に出力する。このパル
スとタイミングパルスTMが入力されたＮＡＮＤ回路63は
信号線(A) に低信号パルスWEを送り出す。また、低信号
パルスWEが入力されたパルス発生器64は、低信号パルス
CSを信号線(L) に送り出す。このように、読取書込装置
600 が書込指令信号を発すると、信号線(A) に低信号パ
ルスWEを送出すると同時に、信号線(L) に低信号パルス
CSを送出する。

【００３５】なお、メモリ400 に最初に書き込まれるデ
ータ信号をＦ／Ｆ回路32の入力端子D に与える信号用と
して作製しておく。このデータ信号の前記した特定ビッ
トを高信号パルスとしておき、前記低信号パルスWEを信
号線(A) に送出すると同時に、この高信号パルスをＦ／
Ｆ回路32の入力端子D にラッチさせる。

【００３６】前記のように信号線(A) に低信号パルスWE
が送出されると、ＮＡＮＤ回路43の入力端子432 がＬに
なる。信号線(E) はＬであったので、Ｆ／Ｆ回路33の出
力、即ち、信号線(F) がＬとなる、即ち、Ｆ／Ｆ回路3
1、32の入力端子Ckに低信号パルスが与えられるので、
信号線(E) と信号線(H) は共にＨとなる。これら入力端
子Ckは、この低信号パルスが与えられた後はＨとなって
いる。

【００３７】信号線(H) がＨとなると、スイッチ回路20
0 のトランジスタ23のベースの電圧が高くなってトラン
ジスタ22が導通して整流回路16から直流12ボルトがメモ
リ400 の直流12ボルト用電源端子VCC に送られる。

【００３８】信号線(E) がＨになると共に、信号線(G)
がＬとなるので、ＮＡＮＤ回路41、42の入力端子412 、
422 がＬとなる。この状態で、次の低信号パルスWE、CS
が同時に信号線(A) 、(L) に送出されると、ＮＡＮＤ回
路41、42の出力端子413 、423 にそれぞれ低信号パルス
WE、CSが現れ、これらの低信号パルスは信号線(J) 、
(K) を介してメモリ400 の入力端子W およびC に到達し
てメモリ400 は書込モードとなる。２回目の低信号パル
スWEは、ＮＡＮＤ回路43の入力端子432 にも入力される
が、入力端子431 がＨであるので、出力端子433 は依然
としてＨであり、信号線(H) のＨは変化しない。

【００３９】次いで、メモリ400 に書き込まれた内容の
確認が行われる。この確認は、メモリ400 の入力端子C
に低信号パルスCSを送達することによって行われる。そ
のために、タイミングパルス発生器70からリードタイミ
ングパルスRTM がCSパルス発生器64の入力端子642 に送
られる。すると、低信号パルスCSのみが信号線(L) に送
出される。そして、ＮＡＮＤ回路42は信号線(K) を介し
てメモリ400 の入力端子C に低信号パルスCSを送達し
て、確認のための読み取り動作が行われる。なお、この
ような確認のための読み取りは、メモリ400 に直流12ボ
ルトを与えたままの状態で行うことができるので、信号
線(H) がＨである状態を変化させる必要はない。

【００４０】このようにして、所定量のデータ信号のメ
モリ400 への書き込みが終了すると、メモリ400 への直
流12ボルトの供給を停止する。そのため、信号線(H) を
Ｌとしてスイッチ回路200 を開としなければならない。
信号線(H) をＬとするには、論理回路300 への直流５ボ
ルトの供給を所定時間停止する。すると、図８に示すよ
うに、信号線(C) がＬとなってＦ／Ｆ回路31および32は
リセットされるから、信号線(E) および信号線(H) はＬ
となって、スイッチ回路200 は開となる。そして、論理
回路300 は電源端子DC5Vに直流５ボルトが最初に供給さ
れた状態と同じになる。

【００４１】次に、論理回路300 の他の例を説明する。
論理回路300 と同等のものには同一の符号を付して説明
する。図９に示すように、論理回路301 は、比較回路8
1、正論理のＮＡＮＤ回路82、Ｆ／Ｆ回路32、トランジ
スタ34、インバータ回路35を備えており、比較回路81の
入力側は、モード切換信号回路60内の信号線(M) に接続
されており、出力側がＮＡＮＤ回路82の一方の入力端子
821 に接続されている。ＮＡＮＤ回路82の他方の入力端
子822 にはライトタイミングパルスWTM が供給されてい
る。この比較回路81は、基準信号としてメモリ400 への
直流12ボルトオン指令信号（例えば、0010 0001 とす
る、これは16進法で21を表す) と同じ信号を記憶してい
る。

【００４２】Ｆ／Ｆ回路32のリセット端子R は信号線
(C) を介してインバータ回路35の出力側に、入力端子Ck
は信号線(F) を介してＮＡＮＤ回路82の出力端子823
に、出力端子Q は信号線(H) を介してスイッチ回路200
に、それぞれ、接続されている。なお、入力端子Ckに
は、論理回路300 と同じく、信号線(D) を介して信号線
(DA)の内の特定のビットを搬送する信号線に接続されて
いる。トランジスタ34、抵抗R4、R5、R6およびインバー
タ回路35と、これらの相互関係は、論理回路300 におけ
ると同じである。

【００４３】次に、論理回路301 の動作について説明す
る。論理回路301 の電源端子DC5Vに直流５ボルトが供給
されると、論理回路300 で説明したように、Ｆ／Ｆ回路
32はリセットされて出力端子Q 、即ち、信号線(H) はＬ
となっている。電磁コイル4から直流12ボルトオン指令
信号を直並変換器61が受け取ると、この指令信号が並列
信号に変換され、信号線(M) を経由して比較回路81に入
力される。比較回路81はこの信号が基準信号と合致てい
ることを判定してＮＡＮＤ回路82に高信号パルスを出力
する。

【００４４】ＮＡＮＤ回路82はライトタイミングパルス
WTM も入力されているので、ＮＡＮＤ回路82は低信号パ
ルスを出力してＦ／Ｆ回路32の入力端子Ckに送達する。
このとき、論理回路300 と同じく、Ｆ／Ｆ回路32の入力
端子D には、最初にメモリ400 に書き込まれるデータの
特定ビットの高信号パルスがラッチされているので、出
力端子Q 、即ち、信号線(H) はＨとなり、スイッチ回路
200 が導通してメモリ400 に直流12ボルトが供給され
る。なお、低信号パルスWE、CSの発生および直流12ボル
トのメモリ400 への供給を停止するときの動作は、論理
回路300 の場合と同様である。

【００４５】

【発明の効果】以上説明したように、本発明のＩＣカー
ドは、ＩＣカード読取書込装置から交流電力を受け取る
第１電磁コイルと、ＩＣカードのメモリの記憶内容を前
記装置に送り出す第２電磁コイルと、前記メモリに書き
込む内容を前記装置から受け取る第３電磁コイルと、書
き込みモードへ切り換える書込指令信号、読み取りモー
ドへ切り換える読取指令信号を前記装置から受け取る第
４電磁コイルとを備え、メモリは読み出されるときには
第１直流電圧の供給を、また、書き込まれるときには第
１直流電圧および第２直流電圧の供給を受けることを必
要とするＩＣカードにおいて、第１電磁コイルに接続さ
れて第１直流電圧を出力する第１整流回路と、第１電磁
コイルに重なるように配設された第５電磁コイルと、第
５電磁コイルに接続されて第２直流電圧を出力する第２
整流回路と、この第２整流回路とメモリとの間に設けら
れ、第２直流電圧のメモリへの供給、停止を行うスイッ
チ回路と、切換指令信号の判定を行ってスイッチ回路に
開閉を指令する論理回路とを備えている。

【００４６】従って、本発明のＩＣカードは、２種類の
直流電圧の供給を必要とするメモリを使用したＩＣカー
ドであるけれども、直流電源のコストを上昇させること
なく、また、読取書込装置の構造を複雑にすることがな
い。

【図面の簡単な説明】

【図１】本発明の実施例の概略回路図である。

【図２】本発明の実施例のメモリに供給する直流12ボル
トのスイッチ回路図である。

【図３】本発明の実施例の部分断面図である。

【図４】本発明の実施例の一部透視断面図である。

【図５】本発明の実施例の直流５ボルト電源用電磁コイ
ルの説明図である。

【図６】本発明の実施例の直流12ボルト電源用電磁コイ
ルの説明図である。

【図７】本発明の実施例の論理回路の説明図である。

【図８】本発明の実施例の信号説明図である。

【図９】本発明の実施例のデータ変換回路、モード切換
信号回路、および直流12ボルト供給制御用の他の論理回
路の説明図である。

【符号の説明】

1 〜6 電磁コイル 10、16 整流回路 31、32 フリップフロップ回路（Ｆ／Ｆ回路) 41〜43 負論理のＮＡＮＤ回路 81 比較回路 82 正論理のＮＡＮＤ回路 200 スイッチ回路 300 、301 論理回路 400 メモリ 600 読取書込装置

Claims

【特許請求の範囲】

【請求項１】ＩＣカード読取書込装置から交流電力を
受け取る第１電磁コイルと、ＩＣカードのメモリの記憶
内容を前記装置に送り出す第２電磁コイルと、前記メモ
リに書き込む内容を前記装置から受け取る第３電磁コイ
ルと、書き込みモードへ切り換える書込指令信号、読み
取りモードへ切り換える読取指令信号を前記装置から受
け取る第４電磁コイルとを備え、前記メモリは読み出さ
れるときには第１直流電圧の供給を、また、書き込まれ
るときには第１直流電圧および第２直流電圧の供給を受
けることを必要とするＩＣカードにおいて、第１電磁コ
イルに接続されて第１直流電圧を出力する第１整流回路
と、第１電磁コイルに重なるように配設された第５電磁
コイルと、第５電磁コイルに接続されて第２直流電圧を
出力する第２整流回路と、この第２整流回路とメモリと
の間に設けられ、第２直流電圧のメモリへの供給、停止
を行うスイッチ回路と、前記切換指令信号の判定を行っ
て前記スイッチ回路に開閉を指令する論理回路とを備え
たことを特徴とするＩＣカード。
【請求項２】前記論理回路は、信号の高、低による２
値論理回路であり、この論理回路に第１直流電圧を供給
したときと供給を停止したときにリセットされる２入力
２出力の第１、第２フリップフロップ回路と、負論理の
ＮＡＮＤ回路とを備え、第２フリップフロップ回路の第
１出力を開閉指令として前記スイッチ回路に与えるもの
であって、第１直流電圧を第１フリップフロップ回路の
第１入力とし、メモリに最初に書き込まれるデータの高
信号パルスを第２フリップフロップ回路の第１入力とす
るとともに、第１フリップフロップ回路の第１出力およ
び書込指令信号の低信号パルスを、それぞれ、ＮＡＮＤ
回路の一方および他方の入力とし、また、ＮＡＮＤ回路
の出力を第１、第２フリップフロップ回路の第２入力と
し、且つ、第１、第２フリップフロップ回路は、第２入
力を加えたときの第１入力が第１出力となる請求項１記
載のＩＣカード。
【請求項３】前記論理回路は、信号の高、低による２
値論理回路であり、この論理回路に第１直流電圧を供給
したときと供給を停止したときにリセットされるフリッ
プフロップ回路と、書込指令信号を基準信号として記憶
している比較回路と、正論理のＮＡＮＤ回路とを備え、
フリップフロップ回路の第１出力を開閉指令として前記
スイッチ回路に与えるものであって、切換指令信号が入
力された比較回路の出力をＮＡＮＤ回路の一方の入力と
し、また、ＩＣカード内で発生されたタイミングパルス
を他方の入力とし、メモリに最初に書き込まれるデータ
の高信号パルスをフリップフロップ回路の第１入力とす
るとともに、ＮＡＮＤ回路の出力をフリップフロップ回
路の第２入力とし、且つ、フリップフロップ回路は、第
２入力を加えたときの第１入力が第１出力となる請求項
１記載のＩＣカード。