SU1288677A1 - Устройство импульсного стабильного питани функциональных блоков электронно-вычислительных машин - Google Patents

Abstract

Изобретение относитс  к электротехнике , в частности, к источникам электропитани  электронно-вычислительных машин. Цель изобретени  - повышение надежности, снижение потребл емой мощности и расширение функциональных возможностей. Устройство работает в двух режимах - Ожидание и Работа. Дл  нормальной работы устройства с малым энергопотреблением необходимо, чтобы врем  разр да накопительного конденсатора 18 tp бьшо минимально и независимо от длительности цикла обращени ,было посто нным. При коротком замыкании в режиме Работа устройство автоматически , отключает дефектную нагрузку. Устройство может иметь один и N питающих выходов 3. При N выходах 3 устройство содержит N - 1 оконечных формирователей 36 импульсов . Считывание информации происходит только с одной из N интегральных микросхем посто нного запоминающего устройства. Это обеспечиваетс  выработкой импульса электропитани  только на одном выходе 3 соответст- ствующего оконечного формировател  36 импульсов. Остальные N - 1 фор- мирователей 36 остаютс  в режиме Ожидание. 1 з.п. ф-лы, 2 ил. W ю 00 00 о: 1 фиг.1

Description

Изобретение относитс  к электротехнике и электронике и может быть использовано дл  снижени  энергопотреблени  устройствами, периодически наход щимис  в режимах Работа и Ожидание.

Цель изобретени  - повышение надежности , снижение пртребл емой мощности и расширение функциональных возможностей.

На фиг.1 представлена принципиальна  схема устройства импульсного стабильного питани ; на фиг.2 - ,устройство импульсного стабильного питани , организованное на N питающих выходов.

Устройство импульсного стабильного питани  содержит первый транзистор 1, эмиттер которого соединен с анодом первого диода 2 и  вл етс  питающим выходом 3 устройства, коллектор первого транзистора 1 соединен через первый резистор 4 с эмиттером второго транзистора 5, коллектор которого соединен с выходом 6 источника 7 опорного напр жени , через второй резистор 8 - с первой шиной 9 питани , анодом второго диода 10, катод которого соединен с коллектором третьего транзистора 11, катодами первого 2, третьего 12, четвертого 13 диодов и  вл етс  первым выходом 14 расширени  устройства (организованным в цепи разр да емкостной составл ющей нагрузки), анод третьего диода 12 соединен с первыми выводами третьего 15 и четвертого 16 резисторов, базой четвертого транзистора 17,эмиттер которого соединен с анодом четвертого диода 13 и первым выводом накопительного конденсатора 18, второй вывод которо го соединён через п тый резистор 19 с эмиттером п того транзистора 20, коллектором первого транзистора 1 и  вл етс  вторым выходом 21 расшире ни  устройства (организованным в цепи формировани  импульса повышенного напр жени ), первым 22, вторым 23 и третьим 24 управл ющими входами которого  вл ютс  соответственно базы второго 5, третьего 11 и п того 20 транзисторов, коллектор п того транзистора 20 соединен с коллектором четвертого транзистора 17, вторым выводом четвертого резистора 16 и второй шиной 25 питани , а эмиттер

третьего транзистора 11 соединен с ( вторым выводом третьего резистора 15, первой шиной 9 питани , котора   вл етс  третьим выходом расширени 

5 устройства, первый источник 26 управл ющих сигналов, выход которого подключен к первому управл ющему входу 22 устройства, а первый и второй выводы питани  соединены соответст0 венно с первой шиной 9 питани  и

вторым выходом 21 расширени  устройства , второй источник 27 управл ющих сигналов, первый и второй выходы которого подключены соответственно к

второму 23 и третьему 24 управл ющим входам устройства, а первый и второй выводы питани  соединены соответственно с первой 9 и второй 25 шинами питани , интегральные микросхе0 п,1 посто нного запоминающего устройства (ИМС ПЗУ) 28, выводы питани  которой подключены к первой шине 9 питани  и питающему выходу 3 устройства , а информационный вывод 29 че5 рез шестой резистор 30 соединен с второй шиной 25 питани .

Источник 7 опорного напр жени  содержит стабилитрон 31 и п тый диод 32, аноды которых объединены,

0 катод -стабилитрона 31 соединен с выходом 6 источника 7, а катод п того диода 32 соединен с первой шиной 9 питани .

П тый диод 33 предназначен дл 

5 уменьшени  задержки выключени  второго транзистора 5, его применение целесообразно при использовании транзистора 5 с недостаточно высокими частотными характеристиками. Шестой

0 диод 34 предназначен дл  уменьшени  задержки выключени  третьего транзистора 11 .

Кроме того, устройство содержит (фиг.1 и 2) предварительный формиро5 ватель 35 импульсов (ПФИ) и оконечный формирователь 36 импульсов (ОФИ), Перва  шина 9 питани  заземл етс . На вторую шину 25 питани  подаетс  стабилизированное напр жение, напри0 мер, +5 В.

В режиме Ожидание (исходное состо ние устройства) на базах третьего 1 1 и п того 20 транзисторов уста- 5 новлен высокий уровень управл ющих сигналов соответственно с выходом 23 и 24 второго источника 27 управ- л юш,их сигналов, вследствие чего третий 11 и п тый 20 транзисторы открыты . Четвертый транзистор 17 закрыт низким уровнем сигнала на его базе, котора  подключена к первой шине 9 питани  через третий диод 12 и открытый третий транзистор 11. Открытое состо ние третьего 11 и п того 20 транзисторов обеспечивает зар д накопительного конденсатора 18 по следующей цепи: перва  шина 9 питани , третий транзистор 11, четвертый диод 13, накопительный конденсатор 18, п тый резистор 19, п тый транзистор 20, втора  шина 25 питани . Накопительный конденсатор 18 зар жаетс  до значени 

и,й-(и„-и,„ги„.,,оП -« 1)

напр жение на второй шине 25 питани ; напр жение на эмиттере п того транзистора 20 относительно второй шины 25 питани ; - врем , в течение которого осуществл етс  зар д накопительного конденсатора 18; - посто нна  времени цепи зар да накопительного конденсатора 18.

том напр жение на втором 1 расширени  устройства

и

25

- икэ,о- и,,

(2)

где - падение напр жени  на

п том резисторе 19. Кроме того, открытое состо ние третьего транзистора 11 обеспечивает разр д емкостной составл ющей нагрузки и паразитной емкости источника 7 опорного напр жени , которые осуществл ютс  следующим образом. Питающий вькод 3 устройства подключен к первой шине 9 питани  через первый диод 2, первый выход 1А расширени  устройства и третий транзистор 11. В результате этого паразитна  емкость нагрузки разр жаетс  до напр жени , не превышающего падение напр жени  на первом диоде 2 открытом транзисторе 11, при котором обеспечиваетс  полное отключение 55 л ющем входе 22 устройства, а следовнутренних узлов ИМС ПЗУ 28.

Выход 6 источника 7 опорного напр жени  подключен к первой шине 9 питани  через второй диод 10, первый выход 14 расширени  устройства и открытый транзистор 11. В результате этого паразитна  емкость источника 7 опорного напр жени  разр :ха- 5 етс  до напр жени , не превышающего падение напр жени  на первом диоде 2 и открытом транзисторе 11, при котором обеспечиваетс  надежное запирание первого транзистора 1.

Второй транзистор 5 в режиме Ожидание также закрыт высоким уровнем сигнала на его базе, установленным с выхода 22 первого источника 26 управл ющих сигналов.

5 В .режиме Работа на втором 23 и третьем 24 управл ющих входах устройства , а следовательно, и на базах третьего 11 и п того 20 транзисторов устанавливаютс  сигналы низкого

0 уровн  (момент времени Ц ). В результате этого третий 11 и п тый 20 транзисторы закрываютс . Четвертый транзистор 17 открываетс  сигналом высокого уровн  на его базе, подключен5 ной через четвертый резистор 16 к второй шине 25 питани  и отключенной от первой шины 9 питани  при закрытом транзисторе 11. При этом зар женный (в режиме Ожидание) на0 копительный конденсатор 18 через открытый четвертый транзистор 17 подключаетс  к второй шине 25, т.е. последовательно и согласно источнику питани , подключенного к шинам 9 и

5 25 питани . Напр жение на втором

выходе 21 расширени  устройства увеличиваетс  до значени 

ai

U,s-4ov

+ и

-(г

19

(3)

5

0

где tp - врем , в течение которого осуществл етс  разр д накопительного конденсатора 18;

Тр - посто нные времени цепи разр да накопительного конденсатора 18.

Кроме того, при закрытом состо нии третьего транзистора 11 питающий выход 3 устройства и выход 6 источника 7 опорного напр жени  отклют чены от первой шины 9 питани . В момент времени t на первом управвательно , и на базе второго транзистора 5 устанавливаетс  сигнал низкого уровн , под действием которого второй транзистор 5 открываетс .

Задержка

At t - t,

(4)

подачи сигнала низкого уровн  на первый управл ющий вход 22 устройства относительно подачи сигналов низкого уровн  на второй 23 и третий 24 управл ющие входы устройства необходима дл  полного переключени  состо ни  третьего 11, четвертого 17 и п того 20 транзисторов и определ етс  частотными характеристиками этих транзисторов.

При переходе второго транзистора 5 в открытое состо ние начинает протекать ток через источник 7 опорного напр жени  по следующей цепи: второй выход 21 расширени  устройства, первый резистор 4, второй транзистор 5, источник 7 опорного напр жени , перва  шина 9 питани . В результате этого на выходе источника 7 опорного напр жени  по вл етс  напр жение. Напр жение с выхода 6 источника 7 опорного напр жени  поступает через эмит- терный повторитель, питающий выход 3 устройства на вывод питани  ИМС ПЗУ 28 (момент времени t). Амплитуда импульса электропитани  на питающем выходе 3 устройства определ етс  значением напр жений, на выходе 6 источника 7 опорного напр жени , на второй шине 25 питани  и на накопительном конденсаторе 18 .

и, и, - и

&Э1

(5)

о, + и,,

21

где и - амплитуда импульса электропитани  на питающем выходе 3 устройства; и. - напр жение на выходе 6 исD

точника 7 опорного напр жени ;

Ug-j, - напр жение на базе первого транзистора 1 относительно питающего выхода 3 устройства .

Возврат устройства в режим Ожидание осуществл етс  следующим образом .

На первом 22, втором 23 и третьем 24 управл ющих входах устройства , а следовательно, и на базах второго 5, третьего 11 и п того 20 транзисторов одновременно устанавливаютс  сигналы высокого уровн  (момент времени t ). В результате этого второй транзистор 5 закрываетс , а третий 11 и п тый 20 транзисторы открываютс . Переход третье го транзистора 11 в открытое состо ние приводит к запиранию четвертого транзистора 17, так как его база подключена к первой шине 9 питани  через третий диод 12 и открытый O транзистор 11. В результате перехода в закрытое состо ние второго транзистора 5 прекращаетс  протекание тока через источник 7 опорного напр жени , напр жение на его выхо- 5 де 6 уменьшаетс  с посто нной времени цепи разр да паразитной емкости источника 7 опорного напр жени  до значени , определ емого падением напр жени  на втором диоде 10 и 0 открытом третьем транзисторе 11.

При этом первый транзистор 1 закрываетс , а напр жение на питающем выходе 3 устройства форсированно уменьшаетс  с посто нной времени цепи раз р да паразитной емкости нагрузки до значени , определ емого падением напр жени  на первом диоде 2 и открытом третьем транзисторе 11. Таким образом формируетс  один импульс 30 электропитани  ШС ПЗУ 28. К моменту формировани  второго импульса электропитани  (момент времени t) накопительный конденсатор 18 зар жаетс  до значени 

и.(и,,-и..-и„,-и..,. ).

18 15 КЭ1, ПР13 КЭ70 ig ,-tJT,. .. „-tp/r

(1-f

a напр жение на втором выходе 21 40 расширени  устройства увеличитс  в режиме Работа до значени 

Сб;

Uaa - UK.. +

(7)

45 К моменту формировани  п-го импульса электропитани  накопительный конденсатор 18 зар жаетс  в режиме Ожидание до значени 

V-.5-U,,,,-Unp,3-U,3,.

(i-f )..

1 в1

-,-t,ll

) (8)

а напр жение на втором выходе 21 расширени  устройства увеличиваетс  5-5 в режиме Работа до значени  ,11 .. .. .. ,-tpitp

U.5 - и,,„ ц, - I

(9)

Из выражений (1), (6) и (8), .опи- сываюш,их динамику изменени  напр жени  на накопительном конденсаторе 18 в режиме Ожидание, и выражений (3), (7), (9), описывающих динамику изменени  напр жени  на втором выходе 21 расширени  устройства в режиме Работа, можно сделать слдующие выводы. Дл  обеспечени  нормальной работы устройства с малым энергопотреблением на различных, в том числе и на максимальной частоте обращений к ИМС ПЗУ 28, необходимо.

чтобы t р быпо минимально и незави - симо от длительности цикла обращени  имело посто нное значение. Минимальное значение определ етс  временем , необходимым дл  надежного считывани  информации с ИМС ПЗУ 28. Минимальна , но достаточна  дл  нормальной работы устройства (выработки импульса электропитани  необходимой амплитуды на питающем выходе 3 устройства), амплитуда импульса по- вьш1енного напр жени  на втором выходе 21 расширени  устройства определ етс  отношением tp /t при максимальной частоте обращений, а номинал накопительного конденсатора 18 при этом определ ет уровень пульсации напр жени  на втором выходе 21 расширени  устройства, а также врем  подготовки устройства к работе после подключени  истбчника питани  к первой 9 и второй 25 шинам питани  .

При возможном коротком замыкании в режиме Работа в цепи питани  нагрузки устройство работает следующи образом.

В случае замыкани  питающего выхода 3 устройства и первой шины 9 питани  накопительный конденсатор 18 разр жаетс  по цепи: перва  шина 25 питани , четвертый транзистор

17,накопительный конденсатор 18, второй выход 21 расширени  устройства , первый транзистор 1, питающий выход 3 устройства и перва  щина 9 питани . При этом ток короткого замыкани , определ емый током в цепи

разр да накопительного конденсатора

18,уменьшаетс  в процессе его разр да и ограничиваетс  по времени.

в результате устройство автоматически отключает дефектную нагрузку, что существенно снижает веро тность выхода из стро  его ключевых элементов .

С помощью выходов 9, 14 и 21 расширени  устройства число питающих

г

выходов 3 устройства может быть увеличено до необходимого числа N, если БЬфаботка импульсов электропитани  на этих выходах должна быть разнесена во времени.

Устройство импульсного стабильного питани , организованное на N

O

0

5

питающих выходов 3 (фиг.2), по сравнению с устройством импульсного стабильного питани  на один питающий выход 3 (фиг.1) дополнительно содержит N - 1 ОФИ 36, которые подключены параллельно к соответствующим выходам 9, 14 и 21 расширени  устрой5 ства, N - 1 первых источников 26 управл ющих сигналов, выходы которых подключены к первым управл ющим входам 22 соответствующих N - 1 ОФИ 36, N - 1 ИМС ПЗУ 28, выводы питани  которых подключены соответственно к выходам 3 N - 1 ОФИ, 36, а информационные выходы ИМС ПЗУ 28 объединены по схеме Проводное ИЛИ. Така  организаци  устройства предполагает считывание информации в каждом такте его работы только с одной из N ИМС ПЗУ, что обеспечиваетс  выработкой импульса электропитани  только на одном питающем вы0 ходе 3 соответствующего ОФИ 36.При этом остальные N - 1 ОФИ 36 остаютс  в режиме Ожидание под действием сигналов высокого уровн  на их первых управл ющих входах 22 и вли5  ни  на работу устройства не оказывают , так как не потребл ют энергию (первые 1 и вторые 5 транзисторы в режиме Ожидание закрыты). В остальном работа устройства им0 пульсного питани , организованного на питающих выходах 3, не отличаетс  от описанной дл  устройства на один питающий выход 3.

Таким образом в предлагаемом уст-.

5 ройстве импульсного питани  дл  формировани  спада импульса электропитани  обеспечены услови , аналогичные известному устройству. I

0 Предлагаемое устройство по срав- нзнию с известным имеет более высокую надежность, достигаемую уменьшением числа источников питани  до одного и причем общего с электрони5 кой обрамлени , а также уменьшением веро тности выхода из стро  ключевых элементов устройства при возможном коротком замыкании в цепи пита- ки  нагрузки за счет подключени  ее

к источнику питани  через накопительный конденсатор.

Потребление энергии в режиме Ожидание устройством, организованным на N питающих выходах, в N раз меньше, поскольку в режиме Ожидание ОФИ энергии не потребл ют, а потребление энергии ПФИ примерно такое же как одним известным устройством , имеющим один питающий вьпсод,

Более широкие функциональные возможности достигаютс  уменьшением числа источников питани  устройства до одного за счет формировани  предварительного импульса электропитани  повьппенного напр жени , а также за

счет возможности наращивани  питающих выходов устройства до необходимого числа при минимальных дополнительных затратах оборудовани  и -без увеличени  потребл емой устройством мощности.

Claims (2)

1. Устройство импульсного стабильного питани  функциональных блоков электронно-вычислительных машин, содержащее три транзистора, источник опорного напр жени , первый диод, два резистора и шину питани , причем первый вывод первого резистора соединен с эмиттером второго транзистора , первый вывод второго резистора соединен с базой первого транзистора , эмиттер которого соединен с анодом первого диода и  вл етс  питающим выходом устройства, а второй , вывод второго резистора соединен с общей шиной, отличающее с   тем, что, с целью повышени  надежности путем обеспечени  защиты от перегрузки, по току и улучшени  эксплуатационных характеристик путем уменьшени  числа источников питани  до одного, в него введены четвертый и п тый транзисторы,второй , третий и четвертый диоды,конденсатор , третий, четвертый и п тый резисторы, причем база первого транзистора соединена с выходом источника опорного напр жени , коллектором второго транзистора и анодом второго диода, катод которого соединен

с коллектором третьего транзистора, катодами первого, третьего и четвертого диодов и служит выводом дл  подключени  к разр дной шине нагрузки , анод третьего диода соединен

с первыми выводами третьего и четвертого резисторов и базой четвертого транзистора, эмиттер которого соединен с анодом четвертого диода и первым выводом конденсатора, второй ;вывод которого соединен через п тый резистор с эмиттером п того транзистора . Коллектором первого транзистора , вторым выводом первого резистора

и  вл етс  шиной повьш1енного напр жени  устройства, первым, вторым и третьим управл ющими входами которого  вл ютс  соответственно базы второго , третьего и п того транзисторов , коллектор п того транзистора соединен с коллектором четвертого транзистора, вторым выводом четвертого резистора и шиной питани , а эмиттер третьего транзистора соедийен с вторым выводом третьего резистора и общей шиной, причем первый и второй транзисторы, первый и второй диоды, первый и второй резисторы и источник опорного напр жени 

образуют оконечный формирователь

импульсов, а третий, четвертый и п тый транзисторы, третий и четвертый диоды, третий, четвертый и п тый резисторы и конденсатор образуют

предварительный формирователь импульсов , при этом оконечный формирователь импульсов и предварительный формирователь импульсов объединены по шине повышенного напр жени ,

общей шине и по выводу, служащему дл  подключени  разр дной шины нагрузки ,

2. Устройство по п,1, о т л и - чающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  работы на N нагрузок без увеличени  потребл емой мощности и при минимальных аппаратурных затратах , в него введено N - 1 аналогичных оконечных формирователей импульсов, объединенных с предварительным формирователем импульсов аналогичным образом.