SU1499479A1 - Безопасный логический элемент - Google Patents
Безопасный логический элемент Download PDFInfo
- Publication number
- SU1499479A1 SU1499479A1 SU874339733A SU4339733A SU1499479A1 SU 1499479 A1 SU1499479 A1 SU 1499479A1 SU 874339733 A SU874339733 A SU 874339733A SU 4339733 A SU4339733 A SU 4339733A SU 1499479 A1 SU1499479 A1 SU 1499479A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- transistor
- resistor
- diode
- threshold device
- Prior art date
Links
Abstract
Изобретение относитс к импульсной технике ,в частности, к устройствам железнодорожной автоматики. Целью изобретени вл етс повышение надежности работы за счет контрол динамических сигналов. Безопасный логический элемент содержит четыре конденсатора, четыре диода, ключ, шесть резисторов, транзистор и пороговое устройство. За счет нового включени транзистора и введени порогового устройства повышаетс надежность работы при отклонении параметров элементов. 2 ил.
Description
cHlj (Л
с
01/. f
Изобретение относитс к импульсной технике, а именно к устройствам, при 1ен емым в особо ответственных системах, например, железнодорожной автоматики, где должно соблюдатьс требование, чтобы любой отказ элемента автоматики не приводил систему.в более опасное (аварийное) состо ние, чем существовавшее до отказа.
Цель изобретени - повьшение надежности безопасного логического элемента .
На фиг. 1 представлена принципиальна схема безопасного логического элемента; на фиг. 2 - диаграммы напр жений на первом транзисторе.
Элемент содержит первый 1 и второй 2 разделительные конденсаторы, первые обкладки которых соединены соответственно с первым 3 и вторым 4 входами устройства, а вторые обкладки - с анодами соответственно первого 5 и второго 6 диодов и с катодами соответственно третье го 7 и четверто го 8 диодов, катод диода 5 соединен с общей шиной и первыми обкладками первого 9 и второго 10 накопительных конденсаторов, втора обкладка конденсатора 9 соединена с анодом диода 7 и катодом диода 6, анод диода 8 9оединен с второй обкладкой конден- сатора 10 и первым выводом первого резистора 11, второй вывод которого соединен с базой транзистора 12 и первым выводом второго резистора 13, второй вьгаод которого через третий резистор 14 соединен с шиной питани а через ключ 15 с ограничивающим резистором 16 - с общей шиной, коллек- тор транзистора 12 соединен через четвертый резистор 17 с шиной 18 питани , а его эмиттер - с первыми выводами первого 19 и второго 20 до-г полнительных резисторов, коллектор транзистора 12 соединен с входом порогового устройства 21, выход которого соединен с выходом 22 устройства. Вторые выводы резисторов 19 и 20 соединены соответственно с шиной 18 питани и общей шиной.
Безопасный логический элемент ра.- ботает следующим образом.
При поступлении частотных сигнало на входы,3 и 4 через конденсатор 1 и диоды 5 и 7 осуществл етс - зар д кон денса1тора 9. Зар д конденсатора 10 осуществл етс переменным сигналом с второго входа 4 через конденсатор 2
с
5
0 5 0 0 д
0
и диоды 6 и 8. Напр жение на конденсаторе 10 равно сумме напр жений на конденсаторе 9 и выпр мленного сигнала с второго входа. Тем самым осуществл етс реализаци логической функции И, Уровень напр жени на конденсаторе 10 провер етс компаратором на транзисторе 12. На эмиттере этого транзистора потенциал определ етс делителем напр жени на резисторах 19 и 20, а на базе потенциал при закрытом ключе 15 - делителем напр жени на резисторах 11,13 и 14 так, что транзистор 12 закрыт, а при открытии ключа 15 за счет падени напр жени на резисторе 16 потенциал эмиттера транз-истора 12 понижаетс и, следовательно , транзистор 12 открьшаетс . Таким образом, частота контрольного сигнала с входа ключа 15 поступает на коллектор транзистора 12 и оттуда через пороговое устройство 21 на выход 22. Этим обеспечиваетс работа порогового устройства 21 при сниженном потенциале входа. С выхода порогового устройства 21 снимаетс выходной сигнал. На фиг. 2а показаны потенциалы базы и эмиттера транзистора 12 при наличии двух входных частотных сигналов и исправных элементах схемы. Если присутствует только один сигнал, то потенциал эмиттера выше потенциала базы и транзистор 12 закрыт, следовательно , частотный сигнал на выходе порогового устройства 21 отсутствует Выбором величины ограничиван дего резистора 16 обеспечиваетс зона контрол параметров элементов устройства, так как дл транзистора 12 в случае отказов элементов устройства не выполн етс условие периодического изменени потенциала базы относительно эмиттера, а следовательно, отсутствует частотный сигнал на его выходе. Возможные варианты потенциалов базы приведены на фиг. 26,в.
Таким образом, обеспечиваетс по- вьш1ение надежности при отклонении параметров элементов устройства.
Claims (1)
- Формула изобретен иБезопасный логический элемент, содержащий первый и второй разделительные конденсаторы, первые обкладки которых соединены соответственно с первым и вторым входами логического элемента, а вторые обкладки соединены с анодами соответственно первого и второго диодов и с катодами соответственно третьего и четвертого диодов , катод первого, диода соединен с общей шиной и первыми обкладками первого и второго накопительных конденсаторов , при этом втора обкладка первого накопительного конденсатора соединена с анодом третьего диода и катодом второго диода, анод четвертого диода соединен с второй обкладкой второго накопительного конденсатора и первым выводом первого резистора, второй вьшод которого соединен с первым выводо м второго резистора, второй вывод которого через третий резистор соединен с шиной питани и через ключ с ограничивающим резисто-.5ром соединен с общей шиной, коллектор транзистора через четвертьхй резистор соединен с шиной питани , отличающийс тем, что, с целью повьш1ени надежности, в него введены первый и второй дополнительные резисторы и пороговое устройство, первые выводы первого и второго дополнительных резисторов соединены с эмиттером транзистора, коллектор которого соединен с входом порогового устройства, выход которого соединен с выходом логического элемента, вторые выводы первого и второго дополнительных резисторов соединены соответственно с шиной питани и общей шиной, база транзистора соединена с вторым выводом первого резистора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874339733A SU1499479A1 (ru) | 1987-12-07 | 1987-12-07 | Безопасный логический элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874339733A SU1499479A1 (ru) | 1987-12-07 | 1987-12-07 | Безопасный логический элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1499479A1 true SU1499479A1 (ru) | 1989-08-07 |
Family
ID=21340787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874339733A SU1499479A1 (ru) | 1987-12-07 | 1987-12-07 | Безопасный логический элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1499479A1 (ru) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2525753C1 (ru) * | 2013-10-10 | 2014-08-20 | Игорь Давидович Долгий | Радиочастотный безопасный логический элемент "или" |
RU2533449C1 (ru) * | 2013-10-10 | 2014-11-20 | Игорь Давидович Долгий | Радиочастотный безопасный логический элемент "и" |
RU2533447C1 (ru) * | 2013-06-28 | 2014-11-20 | Игорь Давидович Долгий | Радиочастотный безопасный логический элемент "не" |
RU2554057C1 (ru) * | 2014-01-17 | 2015-06-20 | Акционерное общество "Научно-производственный центр "ПРОМЭЛЕКТРОНИКА" (АО "НПЦ "ПРОМЭЛЕКТРОНИКА") | Безопасный логический элемент "и" |
-
1987
- 1987-12-07 SU SU874339733A patent/SU1499479A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4320315, кл. Н 03 К 19/007, 1982. За вка FR № 2553605, кл. Н 03 К 19/007, 1985. * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2533447C1 (ru) * | 2013-06-28 | 2014-11-20 | Игорь Давидович Долгий | Радиочастотный безопасный логический элемент "не" |
RU2525753C1 (ru) * | 2013-10-10 | 2014-08-20 | Игорь Давидович Долгий | Радиочастотный безопасный логический элемент "или" |
RU2533449C1 (ru) * | 2013-10-10 | 2014-11-20 | Игорь Давидович Долгий | Радиочастотный безопасный логический элемент "и" |
RU2554057C1 (ru) * | 2014-01-17 | 2015-06-20 | Акционерное общество "Научно-производственный центр "ПРОМЭЛЕКТРОНИКА" (АО "НПЦ "ПРОМЭЛЕКТРОНИКА") | Безопасный логический элемент "и" |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3943428A (en) | DC to DC Voltage converter | |
US4709200A (en) | Power source circuit | |
US4675800A (en) | Power converter with a failure detector of a self-turn-off semiconductor element | |
US4622511A (en) | Switching regulator | |
US5278798A (en) | Semiconductor memory device | |
US5027006A (en) | Circuit for detecting a supply voltage drop and for resetting an initialization circuit | |
SU1499479A1 (ru) | Безопасный логический элемент | |
US4904889A (en) | Circuit for driving electronic devices with a low supply voltage | |
EP0238803B1 (en) | Stabilized power-supply circuit | |
US4358689A (en) | Analog to digital interface circuit | |
US3967270A (en) | Analog-to-digital converter | |
US5804995A (en) | Monitoring circuit for a supply voltage | |
US4454431A (en) | Semiconductor circuit with a circuit part controlled by a substrate bias | |
SU1707756A1 (ru) | Безопасный логический элемент | |
US6188321B1 (en) | Monitoring circuit for a supply voltage | |
SU1495906A1 (ru) | Устройство дл питани систем цифровой автоматики | |
US20010004193A1 (en) | Pulse-controlled analog flip-flop | |
SU1706030A1 (ru) | Транзисторный ключ | |
SU1621160A1 (ru) | Широтно-импульсный модул тор | |
SU1277356A1 (ru) | Релейный триггер | |
SU1141561A1 (ru) | Усилитель мощности | |
SU1599901A1 (ru) | Устройство дл сохранени информации в полупроводниковой пам ти при аварийном отключении питани | |
SU1439554A1 (ru) | Двухпол рный источник напр жени посто нного тока | |
SU1187254A1 (ru) | Устройство задержки | |
SU1226616A1 (ru) | Помехоустойчивый триггер |