JPH01180142A - 同期式位相比較回路 - Google Patents
同期式位相比較回路Info
- Publication number
- JPH01180142A JPH01180142A JP401888A JP401888A JPH01180142A JP H01180142 A JPH01180142 A JP H01180142A JP 401888 A JP401888 A JP 401888A JP 401888 A JP401888 A JP 401888A JP H01180142 A JPH01180142 A JP H01180142A
- Authority
- JP
- Japan
- Prior art keywords
- stuff
- output
- input
- logic
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 244000269722 Thea sinensis Species 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタッフ同期方式による多重化システムにおける同期式
位相比較回路の改良に関し、 連続するフレームにおいてもスタッフ可能とすることを
目的とし、 互いに非同期である複数の低次群入力をスタッフ同期方
式により多重化し、高次群出力を得る多重化システムに
おいて、低次群入力から抽出される書込クロックの位相
を示す書込クロック位相情報と、高次群出力に同期した
読出クロックの位相を示す読出クロック位相情報とを比
較し、書込クロック位相と読出クロック位相とが予め定
められた条件を満足した場合にスタッフ要求信号を出力
し、スタッフ要求信号を出力した状態で、スタッフ位置
を示すスタッフ位置情報が入力された場合に、出力中の
スタッフ要求信号を読出クロックに同期して出力停止さ
せると共に、スタッフ情報を出力するスタッフ要求出力
手段と、スタッフ要求出力手段が出力するスタッフ要求
信号を受信し、スタッフフレーム情報をフレーム信号に
同期して出力するスタッフフレーム出力手段とを設ける
様に構成する。
位相比較回路の改良に関し、 連続するフレームにおいてもスタッフ可能とすることを
目的とし、 互いに非同期である複数の低次群入力をスタッフ同期方
式により多重化し、高次群出力を得る多重化システムに
おいて、低次群入力から抽出される書込クロックの位相
を示す書込クロック位相情報と、高次群出力に同期した
読出クロックの位相を示す読出クロック位相情報とを比
較し、書込クロック位相と読出クロック位相とが予め定
められた条件を満足した場合にスタッフ要求信号を出力
し、スタッフ要求信号を出力した状態で、スタッフ位置
を示すスタッフ位置情報が入力された場合に、出力中の
スタッフ要求信号を読出クロックに同期して出力停止さ
せると共に、スタッフ情報を出力するスタッフ要求出力
手段と、スタッフ要求出力手段が出力するスタッフ要求
信号を受信し、スタッフフレーム情報をフレーム信号に
同期して出力するスタッフフレーム出力手段とを設ける
様に構成する。
本発明は、スタッフ同期方式による多重化システムにお
ける同期式位相比較回路の改良に関する。
ける同期式位相比較回路の改良に関する。
互いに非同期である複数の低次群入力を多重化する際に
、各低次群の同期化を図る手段としてスタッフ同期方式
が公知である。
、各低次群の同期化を図る手段としてスタッフ同期方式
が公知である。
第４図はこの種のスタッフ同期方式多重化システムの一
例を示す図である。
例を示す図である。
第４図において、多重化の対象となる複数の低次群入力
は、各低次群入力に対応して設けられている記憶回路１
に一旦書込まれた後、多重回路３から供給される、低次
群入力から抽出される書込クロックＣＬＫＩより高速の
読出クロックＣＬＫ２に同期して順次読出され、多重回
路３により多重化されて高次群出力を構成し、高次群伝
送路４上に送信される。
は、各低次群入力に対応して設けられている記憶回路１
に一旦書込まれた後、多重回路３から供給される、低次
群入力から抽出される書込クロックＣＬＫＩより高速の
読出クロックＣＬＫ２に同期して順次読出され、多重回
路３により多重化されて高次群出力を構成し、高次群伝
送路４上に送信される。
各記憶回路１に対応して、それぞれ位相比較回路２が設
けられている。
けられている。
各位相比較回路２は、書込クロックＣＬＫ、の位相と、
読出クロックＣＬ Ｋ ｔの位相とを比較し、両位相が
予め定められた範囲内に接近したことを検出すると、対
応する記憶回路ｌに、次のフレーム内の所定位置にスタ
ッフパルスを挿入させると共に、スタッフされたフレー
ムであることを示す情報を低次群入力に挿入させる。
読出クロックＣＬ Ｋ ｔの位相とを比較し、両位相が
予め定められた範囲内に接近したことを検出すると、対
応する記憶回路ｌに、次のフレーム内の所定位置にスタ
ッフパルスを挿入させると共に、スタッフされたフレー
ムであることを示す情報を低次群入力に挿入させる。
多重回路３は、スタッフされた各低次群入力を読出クロ
ックＣＬＫ２に同期して多重化し、高次群伝送路４に送
信する。
ックＣＬＫ２に同期して多重化し、高次群伝送路４に送
信する。
受信側回路５においては、高次群伝送路４から到着する
高次群入力をスタッフされた各低次群入力に分離した後
、各低次群入力に含まれるスタッフされたフレームを示
す情報に基づきスタッフされたフレームを識別し、挿入
されているスタッフパルスを除去し、低次群出力を得る
。
高次群入力をスタッフされた各低次群入力に分離した後
、各低次群入力に含まれるスタッフされたフレームを示
す情報に基づきスタッフされたフレームを識別し、挿入
されているスタッフパルスを除去し、低次群出力を得る
。
第５図は従来ある同期式位相比較回路の一例を示す図で
あり、第６図は第５図における信号波形を例示する図で
ある。
あり、第６図は第５図における信号波形を例示する図で
ある。
第５図および第６図において、書込クロックの位相を示
す書込位相比較パルスｐｗと、読出クロックＣＬＫ、の
位相を示す読出位相比較パルスＰＲとは、ゲート２１に
入力される。
す書込位相比較パルスｐｗと、読出クロックＣＬＫ、の
位相を示す読出位相比較パルスＰＲとは、ゲート２１に
入力される。
ゲート２１は、入力される書込位相比較パルスＰＷ（論
理“１”）および読出位相比較パルスＰＲ（論理“１”
）が不一致の場合には、書込クロックと読出クロックＣ
Ｌ Ｋ ｔとの位相差が、所定の許容範囲以上あると判
定し、非同期のフリップフロップ２２のセット端子Ｓに
伝達する出力信号ａを論理“０”に設定しているが、書
込位相比較パルスＰＷ（論理“１”）および読出位相比
較パルスＰＲ（論理“１”）が一致した場合（時点ｔ、
乃至％２）には、書込クロックと読出クロックＣＬＫ、
との位相差が、所定の許容範囲以下となったと判定し、
出力信号ａを論理“１゛に設定する。
理“１”）および読出位相比較パルスＰＲ（論理“１”
）が不一致の場合には、書込クロックと読出クロックＣ
Ｌ Ｋ ｔとの位相差が、所定の許容範囲以上あると判
定し、非同期のフリップフロップ２２のセット端子Ｓに
伝達する出力信号ａを論理“０”に設定しているが、書
込位相比較パルスＰＷ（論理“１”）および読出位相比
較パルスＰＲ（論理“１”）が一致した場合（時点ｔ、
乃至％２）には、書込クロックと読出クロックＣＬＫ、
との位相差が、所定の許容範囲以下となったと判定し、
出力信号ａを論理“１゛に設定する。
フリップフロップ２２は、セット端子Ｓに入力される出
力信号ａが論理“１”に設定された時点１、にセット状
態となり、出力端子Ｑからフリップフロップ２３のデー
タ端子りに伝達する出力信号すを論理“１”に設定する
。
力信号ａが論理“１”に設定された時点１、にセット状
態となり、出力端子Ｑからフリップフロップ２３のデー
タ端子りに伝達する出力信号すを論理“１”に設定する
。
フリップフロップ２３は、データ端子りに入力される出
力信号すが論理“１”に設定されると、クロック端子Ｃ
Ｋに入力されるフレームパルスＦＰに同期して、時点ｔ
！にセット状態となり、出力端子Ｑから出力する出力信
号Ｃを論理″１”に設定し、ゲート２４および２５に入
力すると共に、スタッフ信号ＳＴＳとして記憶回路１に
伝達する。
力信号すが論理“１”に設定されると、クロック端子Ｃ
Ｋに入力されるフレームパルスＦＰに同期して、時点ｔ
！にセット状態となり、出力端子Ｑから出力する出力信
号Ｃを論理″１”に設定し、ゲート２４および２５に入
力すると共に、スタッフ信号ＳＴＳとして記憶回路１に
伝達する。
ゲート２４は、フリップフロップ２３から入力される出
力信号Ｃが論理“１”に設定されている場合には、ゲー
ト２６に伝達する出力信号ｄを論理“１”に設定してい
る為、ゲート２６は導通状態となり、入力される読出ク
ロックＣＬＫＺを読出クロックＣＬＫｚ “として記
憶回路１に伝達するが、出力信号Ｃが時点ｔ３以降論理
“１″に設定されると、フレーム内においてスタッフパ
ルスを挿入する位置を示すスタッフタイミングパルスＳ
ＴＰが論理“１”に設定される時点ｔ４乃至ｔ、の間、
ゲート２６に入力する出力信号ｄを論理“０”に設定す
る為、ゲート２６は遮断状態となり、入力される読出ク
ロックＣＬ Ｋ ｚから時点ｔ４乃至ｔ、の間の一クロ
ックパルスを除去した読出クロックＣＬＫ２ °を出
力し、記憶回路１に伝達する。
力信号Ｃが論理“１”に設定されている場合には、ゲー
ト２６に伝達する出力信号ｄを論理“１”に設定してい
る為、ゲート２６は導通状態となり、入力される読出ク
ロックＣＬＫＺを読出クロックＣＬＫｚ “として記
憶回路１に伝達するが、出力信号Ｃが時点ｔ３以降論理
“１″に設定されると、フレーム内においてスタッフパ
ルスを挿入する位置を示すスタッフタイミングパルスＳ
ＴＰが論理“１”に設定される時点ｔ４乃至ｔ、の間、
ゲート２６に入力する出力信号ｄを論理“０”に設定す
る為、ゲート２６は遮断状態となり、入力される読出ク
ロックＣＬ Ｋ ｚから時点ｔ４乃至ｔ、の間の一クロ
ックパルスを除去した読出クロックＣＬＫ２ °を出
力し、記憶回路１に伝達する。
記憶回路１は、位相比較回路２から伝達される読出クロ
ックＣＬＫ２ °により低次群入力を読出す為、時点
ｔ４乃至ｔ、の間は低次群入力の読出しを停止し、等測
的にスタッフパルスが挿入されたこととなり、読出位相
比較パルスＰＲは書込位相比較パルスＰＷに対してスタ
ッフパルス分だけ位相が遅れた状態となり、ゲート２１
からフリップフロップ２２に入力される出力信号ａは再
び論理“０”に設定される。
ックＣＬＫ２ °により低次群入力を読出す為、時点
ｔ４乃至ｔ、の間は低次群入力の読出しを停止し、等測
的にスタッフパルスが挿入されたこととなり、読出位相
比較パルスＰＲは書込位相比較パルスＰＷに対してスタ
ッフパルス分だけ位相が遅れた状態となり、ゲート２１
からフリップフロップ２２に入力される出力信号ａは再
び論理“０”に設定される。
一方ゲート２５は、フリップフロップ２３から入力され
る出力信号Ｃが論理“１”に設定されている状態では導
通状態となり、スタッフタイミングパルスＳＴＰが出力
された時点ｔ４乃至１．から所定時間後の時点ｔ、乃至
１．に論理“１”に設定されるリセットパルスＲ３Ｔを
、フリップフロップ２２のリセット端子Ｒに入力する。
る出力信号Ｃが論理“１”に設定されている状態では導
通状態となり、スタッフタイミングパルスＳＴＰが出力
された時点ｔ４乃至１．から所定時間後の時点ｔ、乃至
１．に論理“１”に設定されるリセットパルスＲ３Ｔを
、フリップフロップ２２のリセット端子Ｒに入力する。
フリップフロップ２２は、リセット端子Ｒに入力される
リセットパルスＲ３Ｔが論理“１”に設定された時点ｔ
６にリセット状態となり、出力信号すを論理“０”に設
定する。
リセットパルスＲ３Ｔが論理“１”に設定された時点ｔ
６にリセット状態となり、出力信号すを論理“０”に設
定する。
フリップフロップ２３は、データ端子りに入力される出
力信号すが論理“０”に設定されると、クロック端子Ｃ
Ｋに入力されるフレームパルスＦＰに同期して、時点ｔ
Ｉｌにリセット状態となり、出力信号Ｃを論理“Ｏ゛に
設定する。
力信号すが論理“０”に設定されると、クロック端子Ｃ
Ｋに入力されるフレームパルスＦＰに同期して、時点ｔ
Ｉｌにリセット状態となり、出力信号Ｃを論理“Ｏ゛に
設定する。
位相比較回路２は、時点ｔ、乃至ｔ、の間に書込位相比
較パルスｐｗと読出位相比較パルスＰＲとが再び一致し
た場合には、前述と同様の過程を繰返し、時点ｔ、以降
に続く次フレームにおいて再びスタッフ信号ＳＴＳを論
理“１”に設定し、また読出クロックＣＬＫ、の該フレ
ーム内のスタッフタイミングパルスＳＴＰにより指定さ
れる一クロックパルスだけ停止させテスタラフパルスを
挿入させる。
較パルスｐｗと読出位相比較パルスＰＲとが再び一致し
た場合には、前述と同様の過程を繰返し、時点ｔ、以降
に続く次フレームにおいて再びスタッフ信号ＳＴＳを論
理“１”に設定し、また読出クロックＣＬＫ、の該フレ
ーム内のスタッフタイミングパルスＳＴＰにより指定さ
れる一クロックパルスだけ停止させテスタラフパルスを
挿入させる。
然し低次群入力に雑音等が重畳した等の理由により、書
込クロックＣＬＫ、の位相が急激に変動し、時点ｔ、乃
至ｔ６の間の時点ｔ、乃至ｔ１゜に書込位相比較パルス
ｐｗと読出位相比較パルスＰＲとが一致すると、ゲート
２１からの出力信号ａは論理６１″に設定されるが、フ
リップフロップ２２は時点ｔ７に入力されるリセットパ
ルスＲ３Ｔによりリセットされる為、時点ｔＩ］に始ま
る次フレームにおいて低次群入力がスタッフされ無くな
る。
込クロックＣＬＫ、の位相が急激に変動し、時点ｔ、乃
至ｔ６の間の時点ｔ、乃至ｔ１゜に書込位相比較パルス
ｐｗと読出位相比較パルスＰＲとが一致すると、ゲート
２１からの出力信号ａは論理６１″に設定されるが、フ
リップフロップ２２は時点ｔ７に入力されるリセットパ
ルスＲ３Ｔによりリセットされる為、時点ｔＩ］に始ま
る次フレームにおいて低次群入力がスタッフされ無くな
る。
以上の説明から明らかな如く、従来ある同期式位相比較
回路においては、スタッフ信号ＳＴＳが論理″１″に設
定されたフレームにおいて、スタッフパルスが挿入され
る時点ｔ、から、リセットパルスＲ３Ｔが入力される時
点ｔ、迄の間に、書込位相比較パルスｐｗと読出位相比
較パルスＰＲとが一致しても、次フレームで続いてスタ
ッフすることが不可能となり、またフリップフロップ２
２のセット端子Ｓに入力される出力信号ａが論理６０″
となると同時に、リセットパルスＲ３Ｔが論理“０”と
なれば、フリップフロップ２２の動作は不定となる課題
があった。
回路においては、スタッフ信号ＳＴＳが論理″１″に設
定されたフレームにおいて、スタッフパルスが挿入され
る時点ｔ、から、リセットパルスＲ３Ｔが入力される時
点ｔ、迄の間に、書込位相比較パルスｐｗと読出位相比
較パルスＰＲとが一致しても、次フレームで続いてスタ
ッフすることが不可能となり、またフリップフロップ２
２のセット端子Ｓに入力される出力信号ａが論理６０″
となると同時に、リセットパルスＲ３Ｔが論理“０”と
なれば、フリップフロップ２２の動作は不定となる課題
があった。
なおスタッフタイミングパルス、Ｓ Ｔ Ｐの入力時点
ｔ、とリセットパルスＲ３Ｔの入力時点ｔ、との間には
、前述の如く読出クロックＣＬＫＺ °から−ク、ロ
ックパルスが除去されてから、読出位相比較パルスＰＲ
が書込位相比較パルスＰＷから確実に遅延するに充分な
時間を設定する必要がある為、リセットパルスＲ３Ｔの
入力時点ｔ、をスタッフタイミングパルスＳＴＰの入力
時点ｔ、に極端に接近させて前述の課題を解決すること
は不可能である。
ｔ、とリセットパルスＲ３Ｔの入力時点ｔ、との間には
、前述の如く読出クロックＣＬＫＺ °から−ク、ロ
ックパルスが除去されてから、読出位相比較パルスＰＲ
が書込位相比較パルスＰＷから確実に遅延するに充分な
時間を設定する必要がある為、リセットパルスＲ３Ｔの
入力時点ｔ、をスタッフタイミングパルスＳＴＰの入力
時点ｔ、に極端に接近させて前述の課題を解決すること
は不可能である。
本発明は、連続するフレームにおいてもスタッフ可能と
することを目的とする。
することを目的とする。
第１図は本発明の原理を示す図である。
第１図において、３００は、本発明により設けられたス
タッフ要求出力手段である。
タッフ要求出力手段である。
４００は、本発明により設けられたスタッフフレーム出
力手段である。
力手段である。
スタッフ要求出力手段３００は、低次群入力から抽出さ
れる書込クロックの位相を示す書込クロック位相情報と
、高次群出力に同期した読出クロックの位相を示す読出
クロック位相情報とを比較し、書込クロック位相と読出
クロック位相とが予め定められた条件を満足した場合に
、スタッフ要求信号を出力し、スタッフ要求信号を出力
した状態で、スタッフ位置を示すスタッフ位置情報が入
力された場合に、出力中の前記スタッフ要求信号を読出
クロックに同期して出力停止させると共に、スタッフ情
報を出力する。
れる書込クロックの位相を示す書込クロック位相情報と
、高次群出力に同期した読出クロックの位相を示す読出
クロック位相情報とを比較し、書込クロック位相と読出
クロック位相とが予め定められた条件を満足した場合に
、スタッフ要求信号を出力し、スタッフ要求信号を出力
した状態で、スタッフ位置を示すスタッフ位置情報が入
力された場合に、出力中の前記スタッフ要求信号を読出
クロックに同期して出力停止させると共に、スタッフ情
報を出力する。
スタッフフレーム出力手段４００は、スタッフ要求出力
手段３００が出力するスタ・ソフ要求信号を受信し、ス
タッフフレーム情報をフレーム信号に同期して出力する
。
手段３００が出力するスタ・ソフ要求信号を受信し、ス
タッフフレーム情報をフレーム信号に同期して出力する
。
従って、スタッフ位置情報が入力されると、スタッフ要
求信号が直ちにリセ７）される為、低次鮮入力がスタッ
フされた直後から、再びスタッフ要求信号が出力可能と
なり、連続するフレームでスタッフすることが可能とな
る。
求信号が直ちにリセ７）される為、低次鮮入力がスタッ
フされた直後から、再びスタッフ要求信号が出力可能と
なり、連続するフレームでスタッフすることが可能とな
る。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による同期式位相比較回路を
示す図であり、第３図は第２図における信号波形を例示
する図である。なお、全図を通じて同一符号は同一対象
物を示す。また対象とするスタッフ同期方式多重化シス
テムは第４図に示す通りとする。
示す図であり、第３図は第２図における信号波形を例示
する図である。なお、全図を通じて同一符号は同一対象
物を示す。また対象とするスタッフ同期方式多重化シス
テムは第４図に示す通りとする。
第２図においては、第１図におけるスタッフ要求出力手
段３００として、同期式のフリップフロップ゛２０４お
よびゲート２０１乃至２０３が設けられており、また第
１図におけるスタッフフレーム出力手段４００として、
同期式のフリップフロップ２０８およびゲート２０５乃
至２０７が設けられている。
段３００として、同期式のフリップフロップ゛２０４お
よびゲート２０１乃至２０３が設けられており、また第
１図におけるスタッフフレーム出力手段４００として、
同期式のフリップフロップ２０８およびゲート２０５乃
至２０７が設けられている。
第２図乃至第３図において、書込クロックの位相を示す
書込位相比較パルスｐｗと、読出クロックＣＬＫ２の位
相を示す読出位相比較パルスＰＲとが、ゲート２０１に
入力される。
書込位相比較パルスｐｗと、読出クロックＣＬＫ２の位
相を示す読出位相比較パルスＰＲとが、ゲート２０１に
入力される。
ゲー）２０１は、入力される書込位相比較パルスＰＷ（
論理“１”）および読出位相比較パルスＰＲ（論理“ｌ
”）が不一致の場合には、同期式のフリップフロップ２
０４のセット端子Ｓに伝達する出力信号ａ゛を論理“１
”に設定しているが、書込位相比較パルスＰＷ（論理“
ｌ”）および読出位相比較パルスＰＲ（論理“１”）が
一致した場合（時点ｔｌ＋乃至１．□）には、出力信号
ａ゛を論理“０”に設定する。
論理“１”）および読出位相比較パルスＰＲ（論理“ｌ
”）が不一致の場合には、同期式のフリップフロップ２
０４のセット端子Ｓに伝達する出力信号ａ゛を論理“１
”に設定しているが、書込位相比較パルスＰＷ（論理“
ｌ”）および読出位相比較パルスＰＲ（論理“１”）が
一致した場合（時点ｔｌ＋乃至１．□）には、出力信号
ａ゛を論理“０”に設定する。
フリップフロップ２０４は、セット端子Ｓに入力される
出力信号ａ°が論理“０”に設定された時点ｔ１１に、
データ端子りに入力される論理値に拘らずセット状態と
なり、出力端子Ｑからの出力信号ｂ°を論理“１”に設
定し、ゲート２０３および２０６に伝達する。
出力信号ａ°が論理“０”に設定された時点ｔ１１に、
データ端子りに入力される論理値に拘らずセット状態と
なり、出力端子Ｑからの出力信号ｂ°を論理“１”に設
定し、ゲート２０３および２０６に伝達する。
現時点ｔ１□においてはゲート２０３は導通状態にある
為、出力信号ｂ°はゲート２０３を介してフリップフロ
ップ２０４のデータ端子りに入力され、フリップフロッ
プ２０４は出力信号ｂ°によりセット状態を保持するこ
ととなる。
為、出力信号ｂ°はゲート２０３を介してフリップフロ
ップ２０４のデータ端子りに入力され、フリップフロッ
プ２０４は出力信号ｂ°によりセット状態を保持するこ
ととなる。
一方ゲート２０６は、時点ｔ１３乃至ｔｌ：ｌ”に論理
“１”に設定されるフレームパルスＦＰに同３ｔ、１し
て導１通状態となる為、出力信号ｂ′はゲート２０７を
介してフリップフロップ２０８のデータ端子りに入力さ
れる。
“１”に設定されるフレームパルスＦＰに同３ｔ、１し
て導１通状態となる為、出力信号ｂ′はゲート２０７を
介してフリップフロップ２０８のデータ端子りに入力さ
れる。
その結果フリップフロップ２０８は、データ端子りに入
力される出力信号ｂ°が論理“１゛に設定されると、ク
ロック端子ＣＫに入力される読出クロックＣＬＫｚに同
期して時点ｔ１３“にセット状態となり、出力端子Ｑか
ら出力する出力信号Ｃ°を論理“１”に設定し、ゲート
２０２および２０５に入力すると共に、スタッフ信号Ｓ
ＴＳとして記憶回路１に伝達する。
力される出力信号ｂ°が論理“１゛に設定されると、ク
ロック端子ＣＫに入力される読出クロックＣＬＫｚに同
期して時点ｔ１３“にセット状態となり、出力端子Ｑか
ら出力する出力信号Ｃ°を論理“１”に設定し、ゲート
２０２および２０５に入力すると共に、スタッフ信号Ｓ
ＴＳとして記憶回路１に伝達する。
ゲート２０５は、フレームパルスＦＰが論理“０”に設
定されている場合に導通状態となる為、フリップフロッ
プ２０４は、論理１１゛に設定した出力信号Ｃ゛がゲー
ト２０５および２０７を介してデータ端子りに入力され
、セット状態を保持することとなる。
定されている場合に導通状態となる為、フリップフロッ
プ２０４は、論理１１゛に設定した出力信号Ｃ゛がゲー
ト２０５および２０７を介してデータ端子りに入力され
、セット状態を保持することとなる。
出力信号Ｃ゛が論理“１”に設定され、ゲート２０２が
導通状態に設定された状態で、フレーム内においてスタ
ッフパルスを挿入する位置を示すスタッフタイミングパ
ルスＳＴＰが時点ｔ１４乃至ｔ１３の間、論理“１”に
設定されると、スタッフタイミングパルスＳＴＰはゲー
ト２０２を介してゲート２０３に入力されると共に、ク
ロックインヒビットパルスＣＩＰとして記憶回路１に伝
達される。
導通状態に設定された状態で、フレーム内においてスタ
ッフパルスを挿入する位置を示すスタッフタイミングパ
ルスＳＴＰが時点ｔ１４乃至ｔ１３の間、論理“１”に
設定されると、スタッフタイミングパルスＳＴＰはゲー
ト２０２を介してゲート２０３に入力されると共に、ク
ロックインヒビットパルスＣＩＰとして記憶回路１に伝
達される。
記憶回路１は、位相比較回路２からクロ・ノクインヒピ
ットパルスＣＩＰ （論理″１”）が伝達される時点ｔ
１４乃至ｔｌｓの間、読出クロックＣＬＫ２による低次
群入力の読出しを停止する為、等測的にスタッフパルス
が挿入されたこととなり、読出位相比較パルスＰＲは書
込位相比較パルスＰ Ｗに対してスタッフパルス分だけ
位相が遅れた状態となり、ゲート２１からフリップフロ
ップ２２に入力される出力信号ａは再び論理“０”に設
定される。
ットパルスＣＩＰ （論理″１”）が伝達される時点ｔ
１４乃至ｔｌｓの間、読出クロックＣＬＫ２による低次
群入力の読出しを停止する為、等測的にスタッフパルス
が挿入されたこととなり、読出位相比較パルスＰＲは書
込位相比較パルスＰ Ｗに対してスタッフパルス分だけ
位相が遅れた状態となり、ゲート２１からフリップフロ
ップ２２に入力される出力信号ａは再び論理“０”に設
定される。
一方ゲート２０３は、ゲート２０２を介して入力される
スタッフタイミングパルスＳＴＰが論理“１”に設定さ
れると遮断状態となり、ゲート２０３を介して自己保持
中のフリップフロップ２０４は、クロック端子ＣＫに入
力される読出クロックＣＬＫ２に同期して時点ｔ１５に
リセット状態となり、出力端子Ｑから出力する出力信号
ｂ“を論理“０”に設定する。
スタッフタイミングパルスＳＴＰが論理“１”に設定さ
れると遮断状態となり、ゲート２０３を介して自己保持
中のフリップフロップ２０４は、クロック端子ＣＫに入
力される読出クロックＣＬＫ２に同期して時点ｔ１５に
リセット状態となり、出力端子Ｑから出力する出力信号
ｂ“を論理“０”に設定する。
他方フリップフロップ２０８は、時点ｔ’ｓ以後もゲー
ト２０５および２０７を介してセット状態を自己保持し
ているが、時点ｔｌｌ＋乃至ｔｌｌ”の間にフレームパ
ルスＦＰが再び論理“１”に設定されると、ゲート２０
５が遮断状態、ゲー）２０６が導通状態となる為、時点
ｔｌｌ以前にフリップフロップ２０４から出力される出
力信号ｂ゛が論理“Ｏ”に設定されていると、フリップ
フロップ２０８はクロック端子ＣＫに入力される読出ク
ロックＣＬＫ、に同期して時点ｔｅａ゛にリセット状態
となり、出力端子Ｑから出力する出力信号Ｃ°を論理“
０”に設定する。
ト２０５および２０７を介してセット状態を自己保持し
ているが、時点ｔｌｌ＋乃至ｔｌｌ”の間にフレームパ
ルスＦＰが再び論理“１”に設定されると、ゲート２０
５が遮断状態、ゲー）２０６が導通状態となる為、時点
ｔｌｌ以前にフリップフロップ２０４から出力される出
力信号ｂ゛が論理“Ｏ”に設定されていると、フリップ
フロップ２０８はクロック端子ＣＫに入力される読出ク
ロックＣＬＫ、に同期して時点ｔｅａ゛にリセット状態
となり、出力端子Ｑから出力する出力信号Ｃ°を論理“
０”に設定する。
なお時点ｔ１５以降、例えば時点１１９乃至ｔ １１６
の間に、書込位相比較パルスｐｗと読出位相比較パルス
ＰＲとが再び一致した場合には、前述と同様の過程によ
りフリップフロップ２０４が再びセット状態に設定され
、出力する出力信号ｂ′を再び論理“１”に設定する。
の間に、書込位相比較パルスｐｗと読出位相比較パルス
ＰＲとが再び一致した場合には、前述と同様の過程によ
りフリップフロップ２０４が再びセット状態に設定され
、出力する出力信号ｂ′を再び論理“１”に設定する。
かかる状態で、時点ｔｌｌ＋乃至ｔ＋ｅ゛の間にフレー
ムパルスＦＰが再び論理“１”に設定されると、ゲート
２０５が遮断状態、ゲート２０６が導通状態となっても
、フリップフロップ２０８はセット状態を継続し、出力
端子Ｑから出力する出力信号Ｃ゛を引続き論理“１”に
保持する。
ムパルスＦＰが再び論理“１”に設定されると、ゲート
２０５が遮断状態、ゲート２０６が導通状態となっても
、フリップフロップ２０８はセット状態を継続し、出力
端子Ｑから出力する出力信号Ｃ゛を引続き論理“１”に
保持する。
従って、時点ｔｉｌｌ以降に続く次フレームにおいても
、スタッフ信号ＳＴＳは論理“１”に設定され、該フレ
ーム内でスタッフタイミングパルスＳＴＰが論理“１゛
に設定される時点で、記憶回路１にクロックインヒビッ
トパルスＣＩＰ（論Ｆｌ“１”）を伝達することとなり
、低次群入力が連続してスタッフされることとなる。
、スタッフ信号ＳＴＳは論理“１”に設定され、該フレ
ーム内でスタッフタイミングパルスＳＴＰが論理“１゛
に設定される時点で、記憶回路１にクロックインヒビッ
トパルスＣＩＰ（論Ｆｌ“１”）を伝達することとなり
、低次群入力が連続してスタッフされることとなる。
以上の説明から明らかな如く、本実施例によれば、フリ
ップフロップ２０４は、時点ｔ１４乃至ｔ７．の間にク
ロックインヒビットバルスＣＩＰ（論理″１”）を出力
し終わると直ちにリセット状態に設定され、時点ｔｌｓ
以降に再び書込位相比較パルスＰＷおよび読出位相比較
パルスＰＲが一致すると、再びセット状態に設定可能と
なる為、連続するフレームにおいてもクロックインヒビ
ットパルスＣＩＰを出力可能となる。
ップフロップ２０４は、時点ｔ１４乃至ｔ７．の間にク
ロックインヒビットバルスＣＩＰ（論理″１”）を出力
し終わると直ちにリセット状態に設定され、時点ｔｌｓ
以降に再び書込位相比較パルスＰＷおよび読出位相比較
パルスＰＲが一致すると、再びセット状態に設定可能と
なる為、連続するフレームにおいてもクロックインヒビ
ットパルスＣＩＰを出力可能となる。
また出力信号ａ′およびゲート２０３の出力信号が同時
に論理“０゛となっても、出力信号ａ“の方が優先され
るので、フリップフロップ２０４出力信号が不定になら
ない。
に論理“０゛となっても、出力信号ａ“の方が優先され
るので、フリップフロップ２０４出力信号が不定になら
ない。
なお、第２図乃至第４図ばあ（迄本発明の一実施例に過
ぎず、例えば書込位相比較パルスｐｗおよび読出位相比
較パルスＰＲの一致時点、或いはフレーム内のスタッフ
タイミングパルスＳＴＰの入力時点等は図示されるもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。またス
タッフ要求出力手段３００およびスタッフフレーム出力
手段４００の構成は図示されるものに限定される゛こと
は無く、他に幾多の変形が考慮されるが、何れの場合に
も本発明の効果は変わらない。
ぎず、例えば書込位相比較パルスｐｗおよび読出位相比
較パルスＰＲの一致時点、或いはフレーム内のスタッフ
タイミングパルスＳＴＰの入力時点等は図示されるもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。またス
タッフ要求出力手段３００およびスタッフフレーム出力
手段４００の構成は図示されるものに限定される゛こと
は無く、他に幾多の変形が考慮されるが、何れの場合に
も本発明の効果は変わらない。
以上、本発明によれば、前記多重化システムにおいて、
スタッフ位置情報が入力されると、スタッフ要求信号が
直ちにリセットされる為、低次群入力がスタッフされた
直後から、再びスタッフ要求信号が出力可能となり、連
続するフレームでスタッフすることが可能となる。
スタッフ位置情報が入力されると、スタッフ要求信号が
直ちにリセットされる為、低次群入力がスタッフされた
直後から、再びスタッフ要求信号が出力可能となり、連
続するフレームでスタッフすることが可能となる。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による同期式位相比較回路を示す図、第３図は第２
図における信号波形を例示する図、第４図はスタッフ同
期方式多重化システムの一例を示す図、第５図は従来あ
る同期式位相比較回路の一例を示す図、第６図は第５図
における信号波形を例示する図である。 図において、１は記憶回路、２は位相比較回路、３は多
重回路、４は高次群伝送路、５は受信側４回路→、２１
．２４乃至２６．２０１乃至２０３．２０５乃至２０７
はゲート、２２は非同期式のフリップフロップ、２３．
２０４および２゜８は同期式のフリップフロップ、３０
０はスタッフ要求出力手段、４００はスタッフフレーム
出力本発明の原理口 番 １ 図 、１層（５）ゆ−ぐ 条２図にちける信号遠牙） 峯 ３ （イ） スタ・ンフロ箋月方六しトセ化システムイρ［ｊミＪへ
るイ江オ目仁しＨＥつ３％竿 ５ 図 番５Ｇコ（２１６１７６４１１号次ｅｒ。 茅 乙 （２）
施例による同期式位相比較回路を示す図、第３図は第２
図における信号波形を例示する図、第４図はスタッフ同
期方式多重化システムの一例を示す図、第５図は従来あ
る同期式位相比較回路の一例を示す図、第６図は第５図
における信号波形を例示する図である。 図において、１は記憶回路、２は位相比較回路、３は多
重回路、４は高次群伝送路、５は受信側４回路→、２１
．２４乃至２６．２０１乃至２０３．２０５乃至２０７
はゲート、２２は非同期式のフリップフロップ、２３．
２０４および２゜８は同期式のフリップフロップ、３０
０はスタッフ要求出力手段、４００はスタッフフレーム
出力本発明の原理口 番 １ 図 、１層（５）ゆ−ぐ 条２図にちける信号遠牙） 峯 ３ （イ） スタ・ンフロ箋月方六しトセ化システムイρ［ｊミＪへ
るイ江オ目仁しＨＥつ３％竿 ５ 図 番５Ｇコ（２１６１７６４１１号次ｅｒ。 茅 乙 （２）
Claims (1)
- 【特許請求の範囲】 互いに非同期である複数の低次群入力をスタッフ同期
方式により多重化し、高次群出力を得る多重化システム
において、 前記低次群入力から抽出される書込クロックの位相を示
す書込クロック位相情報と、前記高次群出力に同期した
読出クロックの位相を示す読出クロック位相情報とを比
較し、前記書込クロック位相と読出クロック位相とが予
め定められた条件を満足した場合にスタッフ要求信号を
出力し、該スタッフ要求信号を出力した状態で、スタッ
フ位置を示すスタッフ位置情報が入力された場合に、出
力中の前記スタッフ要求信号を前記読出クロックに同期
して出力停止させると共に、スタッフ情報を出力するス
タッフ要求出力手段（３００）と、前記スタッフ要求出
力手段（３００）が出力する前記スタッフ要求信号を受
信し、スタッフフレーム情報をフレーム信号に同期して
出力するスタッフフレーム出力手段（４００）とを設け
ることを特徴とする同期式位相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP401888A JPH01180142A (ja) | 1988-01-12 | 1988-01-12 | 同期式位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP401888A JPH01180142A (ja) | 1988-01-12 | 1988-01-12 | 同期式位相比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01180142A true JPH01180142A (ja) | 1989-07-18 |
Family
ID=11573233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP401888A Pending JPH01180142A (ja) | 1988-01-12 | 1988-01-12 | 同期式位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01180142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8488622B2 (en) | 2007-06-08 | 2013-07-16 | Fujitsu Limited | Jitter control apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224739A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | パルススタッフ同期装置 |
-
1988
- 1988-01-12 JP JP401888A patent/JPH01180142A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224739A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | パルススタッフ同期装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8488622B2 (en) | 2007-06-08 | 2013-07-16 | Fujitsu Limited | Jitter control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| JPH04142649A (ja) | メモリ装置 | |
| JPH01180142A (ja) | 同期式位相比較回路 | |
| US20030151971A1 (en) | DDR memory and storage method | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH04269028A (ja) | 入力データ位相同期回路 | |
| JP3364943B2 (ja) | クロックスキュー補正回路 | |
| JPS597973B2 (ja) | デ−タ処理装置 | |
| JP2917583B2 (ja) | スタッフ同期回路 | |
| JP3039474B2 (ja) | 非同期パルス信号リタイミング回路 | |
| JPS639413B2 (ja) | ||
| US4975911A (en) | Interface circuit for data transmission between a microprocessor system and a time-division-multiplexed system | |
| JP3454527B2 (ja) | データ長保護装置 | |
| JP2789811B2 (ja) | 非同期クロックの選択回路 | |
| JPH0210978B2 (ja) | ||
| JPH0350467B2 (ja) | ||
| JP2652994B2 (ja) | リタイミング回路 | |
| JPH04255171A (ja) | 基準信号作成回路 | |
| JPS5994942A (ja) | 同期化受信回路 | |
| JPH0244443A (ja) | メモリアクセス方式 | |
| JPH03268530A (ja) | 非同期回路のデータ乗せ換え方式 | |
| KR960020142A (ko) | 디지틀 데이터 속도 정합용 선입 선출 메모리 장치 | |
| JPH0255433A (ja) | フレーム同期保護回路 |