JPH0117848Y2 - - Google Patents
Info
- Publication number
- JPH0117848Y2 JPH0117848Y2 JP1874583U JP1874583U JPH0117848Y2 JP H0117848 Y2 JPH0117848 Y2 JP H0117848Y2 JP 1874583 U JP1874583 U JP 1874583U JP 1874583 U JP1874583 U JP 1874583U JP H0117848 Y2 JPH0117848 Y2 JP H0117848Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- resistors
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims description 15
- 102100023843 Selenoprotein P Human genes 0.000 claims description 15
- 229940119265 sepp Drugs 0.000 claims description 15
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は、主としてオーデイオ増幅器として使
用されるいわゆるBTL(balanced transformer−
less)増幅器に係り、特に負荷シヨートの検出技
術の改良に関するものである。
用されるいわゆるBTL(balanced transformer−
less)増幅器に係り、特に負荷シヨートの検出技
術の改良に関するものである。
BTL増幅器は一般に2組のSEPP(single
ended push−pull)増幅器を互いに逆位相で動
作させ、両増幅器のSEPP出力点相互間に負荷を
接続するものであり、SEPP増幅器の電圧利用率
をさらに高めた方式として知られている。
ended push−pull)増幅器を互いに逆位相で動
作させ、両増幅器のSEPP出力点相互間に負荷を
接続するものであり、SEPP増幅器の電圧利用率
をさらに高めた方式として知られている。
負荷シヨート時にそれを検出して負荷を切離し
増幅器の保護を行うためのシヨート検出回路を備
えたBTL増幅器の従来の一例を第1図に示す。
増幅器の保護を行うためのシヨート検出回路を備
えたBTL増幅器の従来の一例を第1図に示す。
第1図において、入力端子1に与えられた信号
は前置増幅器2,3に入力される。前置増幅器2
および3はそれぞれ非反転増幅器および反転増幅
器として構成されている。(もちろん、上記反転
増幅器を位相反転回路と非反転増幅器の組合せで
構成したり、非反転増幅器を位相反転回路と反転
増幅器の組合せで構成したり、これら以外の組合
せ回路で同様の出力を得るようにしたりする場合
もあるが、いずれにしても実質的には上述のよう
な反転、非反転の2個の前置増幅器2,3で構成
されていることになる。)そして、これら前置増
幅器2および3の出力をそれぞれSEPP出力回路
4および5に与え、これら各SEPP出力回路4,
5の各出力端子6,7の間に接続された負荷8を
駆動する。電源9および10は出力回路4,5に
電力を供給するための直流電源である。これら電
源9および10は例えば商用電源入力を適宜降圧
する電源トランスの2次側出力をダイオードブリ
ツジからなる整流回路で整流し、これら整流回路
の正負極性の各出力端と上記電源トランス2次側
コイルのセンタタツプとの間に平滑コンデンサを
介挿するなどして構成されており、上記センタタ
ツプすなわち電源9,10の中点をアース点Aに
接続して正負二電源としている。
は前置増幅器2,3に入力される。前置増幅器2
および3はそれぞれ非反転増幅器および反転増幅
器として構成されている。(もちろん、上記反転
増幅器を位相反転回路と非反転増幅器の組合せで
構成したり、非反転増幅器を位相反転回路と反転
増幅器の組合せで構成したり、これら以外の組合
せ回路で同様の出力を得るようにしたりする場合
もあるが、いずれにしても実質的には上述のよう
な反転、非反転の2個の前置増幅器2,3で構成
されていることになる。)そして、これら前置増
幅器2および3の出力をそれぞれSEPP出力回路
4および5に与え、これら各SEPP出力回路4,
5の各出力端子6,7の間に接続された負荷8を
駆動する。電源9および10は出力回路4,5に
電力を供給するための直流電源である。これら電
源9および10は例えば商用電源入力を適宜降圧
する電源トランスの2次側出力をダイオードブリ
ツジからなる整流回路で整流し、これら整流回路
の正負極性の各出力端と上記電源トランス2次側
コイルのセンタタツプとの間に平滑コンデンサを
介挿するなどして構成されており、上記センタタ
ツプすなわち電源9,10の中点をアース点Aに
接続して正負二電源としている。
そして、SEPP出力回路4はトランジスタ1
1,12を各エミツタ相互の間に抵抗13,14
の直列回路を介挿してコンプリメンタリ接続した
もので、抵抗13と14の接続点が出力端子6に
接続されている。同様にSEPP出力回路5はトラ
ンジスタ15,16を各エミツタ相互の間に抵抗
17,18の直列回路を介挿してコンプリメンタ
リ接続したもので、抵抗17と18の接続点が後
述するリレー接続点25aを介して出力端子7に
接続されている。トランジスタ11のエミツタは
抵抗19を介してトランジスタ20のベースに接
続され、該トランジスタ20のコレクタはトラン
ジスタ21のベースに接続されている。トランジ
スタ20はエミツタが出力端子6に接続され、ベ
ースが抵抗22を介してアース点Bに接続されて
いる。トランジスタ21はベースおよびエミツタ
がそれぞれ抵抗23および24を介して正電源9
に接続されコレクタがリレー回路25に接続され
ている。リレー回路25はリレードライブ回路と
リレーとで構成されトランジスタ24のコレクタ
電流に応動してリレー接点25aをオフとするも
のである。
1,12を各エミツタ相互の間に抵抗13,14
の直列回路を介挿してコンプリメンタリ接続した
もので、抵抗13と14の接続点が出力端子6に
接続されている。同様にSEPP出力回路5はトラ
ンジスタ15,16を各エミツタ相互の間に抵抗
17,18の直列回路を介挿してコンプリメンタ
リ接続したもので、抵抗17と18の接続点が後
述するリレー接続点25aを介して出力端子7に
接続されている。トランジスタ11のエミツタは
抵抗19を介してトランジスタ20のベースに接
続され、該トランジスタ20のコレクタはトラン
ジスタ21のベースに接続されている。トランジ
スタ20はエミツタが出力端子6に接続され、ベ
ースが抵抗22を介してアース点Bに接続されて
いる。トランジスタ21はベースおよびエミツタ
がそれぞれ抵抗23および24を介して正電源9
に接続されコレクタがリレー回路25に接続され
ている。リレー回路25はリレードライブ回路と
リレーとで構成されトランジスタ24のコレクタ
電流に応動してリレー接点25aをオフとするも
のである。
この場合の負荷シヨート検出動作について簡単
に説明する。
に説明する。
負荷8がシヨートされ且つ正の信号が入力され
たとき、トランジスタ11と16がオンとなり、
大電流が流れて抵抗13の両端には例えば数Vの
電圧が発生する。この電圧が負荷8のシヨートに
よりエミツタ電位の下がつたトランジスタ20の
ベース−エミツタ間に加わり、トランジスタ20
がオンとなつて、次段のトランジスタ21がオン
となる。このトランジスタ21のオン動作によ
り、リレー回路25が動作しリレー接点25aが
オフとなつて負荷回路がオープンとなり、増幅器
が保護される。
たとき、トランジスタ11と16がオンとなり、
大電流が流れて抵抗13の両端には例えば数Vの
電圧が発生する。この電圧が負荷8のシヨートに
よりエミツタ電位の下がつたトランジスタ20の
ベース−エミツタ間に加わり、トランジスタ20
がオンとなつて、次段のトランジスタ21がオン
となる。このトランジスタ21のオン動作によ
り、リレー回路25が動作しリレー接点25aが
オフとなつて負荷回路がオープンとなり、増幅器
が保護される。
負荷8がシヨートされていない場合は、正の信
号が入力されて抵抗13の両端に電圧が発生して
も抵抗19,22によつてトランジスタ20のベ
ース電位がエミツタ電位より低く保持され、トラ
ンジスタ20がオフ状態に保たれるのでシヨート
検出動作は行なわれない(トランジスタ24がオ
フ、リレー接点25aがオン状態を維持する)。
号が入力されて抵抗13の両端に電圧が発生して
も抵抗19,22によつてトランジスタ20のベ
ース電位がエミツタ電位より低く保持され、トラ
ンジスタ20がオフ状態に保たれるのでシヨート
検出動作は行なわれない(トランジスタ24がオ
フ、リレー接点25aがオン状態を維持する)。
このように、第1図に示した構成では、出力す
なわち負荷8がシヨートされトランジスタ11,
16に大電流が流れ増幅器が破壊しそうな時にの
みシヨート検出保護動作を行なうようになつてい
る。
なわち負荷8がシヨートされトランジスタ11,
16に大電流が流れ増幅器が破壊しそうな時にの
みシヨート検出保護動作を行なうようになつてい
る。
しかしながら、この場合シヨート検出用トラン
ジスタ20のベースが抵抗22を介してアースさ
れているので、この抵抗22に流れる信号電流の
一部はアース点Bとアース点Aとの間を流れる。
アース点B−A間は実際にはあるインピーダンス
を持つているので、このアース点B−A間には出
力信号の一部があらわれる。このように、アース
回路に出力信号の一部があらわれると、入力のア
ース点C(前置増幅器2,3のアース点)が影響
を受け、増幅器の動作が不安定になるおそれがあ
り、また、増幅系が2回路以上有る場合(ステレ
オ等の場合)、異なる増幅系が互いに影響を与え
クロストークの発生や発振の原因となるおそれも
ある。
ジスタ20のベースが抵抗22を介してアースさ
れているので、この抵抗22に流れる信号電流の
一部はアース点Bとアース点Aとの間を流れる。
アース点B−A間は実際にはあるインピーダンス
を持つているので、このアース点B−A間には出
力信号の一部があらわれる。このように、アース
回路に出力信号の一部があらわれると、入力のア
ース点C(前置増幅器2,3のアース点)が影響
を受け、増幅器の動作が不安定になるおそれがあ
り、また、増幅系が2回路以上有る場合(ステレ
オ等の場合)、異なる増幅系が互いに影響を与え
クロストークの発生や発振の原因となるおそれも
ある。
本考案は、アースと無関係に負荷シヨートの検
出動作を行うことができ、不安定動作や、クロス
トーク、発振等の危険の少ないBTL増幅器を提
供することを目的としている。
出動作を行うことができ、不安定動作や、クロス
トーク、発振等の危険の少ないBTL増幅器を提
供することを目的としている。
本考案は、2個のSEPP出力回路に電力を供給
する電源をフローテイングした単一電源とし、一
方のSEPP出力回路の一方のトランジスタのエミ
ツタとエミツタ抵抗との接続点に抵抗を介して接
続されたシヨート検出用トランジスタのベースを
抵抗を介して他方のSEPP出力回路の出力点に接
続したことを特徴としている。
する電源をフローテイングした単一電源とし、一
方のSEPP出力回路の一方のトランジスタのエミ
ツタとエミツタ抵抗との接続点に抵抗を介して接
続されたシヨート検出用トランジスタのベースを
抵抗を介して他方のSEPP出力回路の出力点に接
続したことを特徴としている。
第2図に本考案の一実施例を示す。
第2図において、第1図と異なる点は、第1図
ではアース点Bに接続されていた抵抗22を他方
のSEPP出力回路5の出力点すなわち抵抗17,
18の接続点Dに接続した点と電源を単一のフロ
ーテイング電源26とした点である。
ではアース点Bに接続されていた抵抗22を他方
のSEPP出力回路5の出力点すなわち抵抗17,
18の接続点Dに接続した点と電源を単一のフロ
ーテイング電源26とした点である。
このように、抵抗22をアースでなく他方の
SEPP出力回路5の出力点Dに接続したことによ
り、従来流れていた信号電流の一部がアースに流
れなくなる。また、負荷8がシヨートされていな
いときに入力端子1に正の信号が入力された場合
に、上記出力点Dの負の出力電圧を用い抵抗1
9,22で分圧して、トランジスタ20のベース
電位をエミツタ電位よりも負側に偏荷させ、トラ
ンジスタ20をオフ状態に保持させ、リレー回路
25等による保護動作部を動作させないようにす
る。そして、負荷8がシヨートされた場合にの
み、トランジスタ20のエミツタ電位よりベース
電位が高くなり、トランジスタ20,24がオン
となりリレー回路25が動作してリレー接点25
aをオフにして保護動作を行なう。これらシヨー
ト検出保護動作については従来(第1図)とほぼ
同様の動作が行なえる。
SEPP出力回路5の出力点Dに接続したことによ
り、従来流れていた信号電流の一部がアースに流
れなくなる。また、負荷8がシヨートされていな
いときに入力端子1に正の信号が入力された場合
に、上記出力点Dの負の出力電圧を用い抵抗1
9,22で分圧して、トランジスタ20のベース
電位をエミツタ電位よりも負側に偏荷させ、トラ
ンジスタ20をオフ状態に保持させ、リレー回路
25等による保護動作部を動作させないようにす
る。そして、負荷8がシヨートされた場合にの
み、トランジスタ20のエミツタ電位よりベース
電位が高くなり、トランジスタ20,24がオン
となりリレー回路25が動作してリレー接点25
aをオフにして保護動作を行なう。これらシヨー
ト検出保護動作については従来(第1図)とほぼ
同様の動作が行なえる。
このようにすれば、BTLの出力回路4,5と
シヨート検出回路部がアースと無関係な構成とな
るため、電源としてフローテイング電源26を用
いることが可能となり、アース回路に信号電流の
一部が流れるなどということがなく、入力のアー
ス点Cは出力信号の影響を受けず、動作が不安定
になることはない。また、これに伴ない増幅系が
2回路以上ある場合にも相互に影響をおよぼすこ
とがなく、クロストークや発振等の発生がなく安
定な動作を期待できる。さらに、フローテイング
していない正負2電源とした場合には、通常の構
成では、電源トランスの2次側のセンタタツプと
2個の平滑コンデンサの接続点とが共にシヤーシ
に直接的にアースされるので、平滑コンデンサに
急峻な充電電流が流れると、シヤーシを介して入
力信号のアース点に影響を与えるのに対し、上述
のようにフローテイング電源とすればこのような
入力信号への悪影響をなくすことができる。
シヨート検出回路部がアースと無関係な構成とな
るため、電源としてフローテイング電源26を用
いることが可能となり、アース回路に信号電流の
一部が流れるなどということがなく、入力のアー
ス点Cは出力信号の影響を受けず、動作が不安定
になることはない。また、これに伴ない増幅系が
2回路以上ある場合にも相互に影響をおよぼすこ
とがなく、クロストークや発振等の発生がなく安
定な動作を期待できる。さらに、フローテイング
していない正負2電源とした場合には、通常の構
成では、電源トランスの2次側のセンタタツプと
2個の平滑コンデンサの接続点とが共にシヤーシ
に直接的にアースされるので、平滑コンデンサに
急峻な充電電流が流れると、シヤーシを介して入
力信号のアース点に影響を与えるのに対し、上述
のようにフローテイング電源とすればこのような
入力信号への悪影響をなくすことができる。
なお、本考案は上述し且つ図面に示す実施例に
のみ限定されることなく、その要旨を変更しない
範囲内で種々変形して実施することができる。
のみ限定されることなく、その要旨を変更しない
範囲内で種々変形して実施することができる。
例えば、第3図に示すように、電源26の両端
間に抵抗値のほぼ等しい抵抗27と28の直列回
路を接続し、両者の中点すなわち抵抗27と28
の接続点をアースすることにより、フローテイン
グ電源26の中心電位をアース電位に定めるよう
にしてもよい。さらに、この場合抵抗26,27
の各々に並列にコンデンサを接続し、高域の対ア
ース間電源インピーダンスを下げるようにするこ
とも、フローテイング電源の採用に対する安定度
の改善のために有効である。
間に抵抗値のほぼ等しい抵抗27と28の直列回
路を接続し、両者の中点すなわち抵抗27と28
の接続点をアースすることにより、フローテイン
グ電源26の中心電位をアース電位に定めるよう
にしてもよい。さらに、この場合抵抗26,27
の各々に並列にコンデンサを接続し、高域の対ア
ース間電源インピーダンスを下げるようにするこ
とも、フローテイング電源の採用に対する安定度
の改善のために有効である。
また、第2図または第3図のような構成におい
て、トランジスタ11と12はプツシユプル動作
であるため、抵抗13に電源が流れているときに
は抵抗14には電流は流れない。したがつて、ト
ランジスタ12のエミツタは抵抗13と14の接
続点と同電位となる。そこで、トランジスタ20
のエミツタを上記接続点でなくトランジスタ12
のエミツタに接続するようにしても実質的には上
記接続点の電位を検出することができ、動作上変
りはないので、このような構成として実施しても
よい。
て、トランジスタ11と12はプツシユプル動作
であるため、抵抗13に電源が流れているときに
は抵抗14には電流は流れない。したがつて、ト
ランジスタ12のエミツタは抵抗13と14の接
続点と同電位となる。そこで、トランジスタ20
のエミツタを上記接続点でなくトランジスタ12
のエミツタに接続するようにしても実質的には上
記接続点の電位を検出することができ、動作上変
りはないので、このような構成として実施しても
よい。
もちろん、この他にも実質的に等価な範囲で、
回路上の変更を加えてもよい。
回路上の変更を加えてもよい。
本考案によれば、アースと無関係に負荷シヨー
トの検出が行え、不安定動作やクロストーク、発
振等の危険の少ないBTL増幅器を提供すること
ができる。
トの検出が行え、不安定動作やクロストーク、発
振等の危険の少ないBTL増幅器を提供すること
ができる。
第1図は従来装置の一例の構成を示す回路図、
第2図は本考案の一実施例の構成を示す回路図、
第3図は本考案の他の実施例の構成を示す回路図
である。 1…入力端子、2,3…前置増幅器、4,5…
SEPP出力回路、6,7…出力端子、8…負荷、
11,12,15,16,20,21…トランジ
スタ、13,14,17,18,19,22,2
3,24,27,28…抵抗、25…リレー回
路、25a…リレー接点、26…フローテイング
電源。
第2図は本考案の一実施例の構成を示す回路図、
第3図は本考案の他の実施例の構成を示す回路図
である。 1…入力端子、2,3…前置増幅器、4,5…
SEPP出力回路、6,7…出力端子、8…負荷、
11,12,15,16,20,21…トランジ
スタ、13,14,17,18,19,22,2
3,24,27,28…抵抗、25…リレー回
路、25a…リレー接点、26…フローテイング
電源。
Claims (1)
- 直列接続された第1、第2の抵抗を介してエミ
ツタ同士が接続されてコンプリメンタリ回路を構
成し上記第1、第2の抵抗の接続点からSEPP出
力を得る第1、第2のトランジスタからなる出力
回路を有する第1の増幅部と、直列接続された第
3、第4の抵抗を介してエミツタ同士が接続され
てコンプリメンタリ回路を構成し上記第3、第4
の抵抗の接続点から上記第1の増幅部と逆位相の
SEPP出力を得る第3、第4のトランジスタから
なる出力回路を有する第2の増幅部とに共通の入
力信号を与え、上記両SEPP出力点間に接続した
負荷を駆動するBTL増幅器において、上記第1
のトランジスタのエミツタと上記第2の増幅部と
の間に直列に接続された第5、第6の抵抗と、こ
れら第5、第6の抵抗の接続点と上記第1、第2
の抵抗の接続点との電圧差を検出する第5のトラ
ンジスタと、この第5のトランジスタで駆動され
上記負荷に直列に接点を挿入したリレーとを具備
したことを特徴とするBTL増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1874583U JPS59125115U (ja) | 1983-02-10 | 1983-02-10 | Btl増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1874583U JPS59125115U (ja) | 1983-02-10 | 1983-02-10 | Btl増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59125115U JPS59125115U (ja) | 1984-08-23 |
JPH0117848Y2 true JPH0117848Y2 (ja) | 1989-05-24 |
Family
ID=30149923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1874583U Granted JPS59125115U (ja) | 1983-02-10 | 1983-02-10 | Btl増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59125115U (ja) |
-
1983
- 1983-02-10 JP JP1874583U patent/JPS59125115U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59125115U (ja) | 1984-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2559392B2 (ja) | ブリツジ増幅器 | |
US3914703A (en) | Half-bridge audio amplifier | |
JPH0117848Y2 (ja) | ||
JP2680569B2 (ja) | 増幅器 | |
JPS6342882B2 (ja) | ||
JP3516178B2 (ja) | プリアンプ回路装置 | |
JPS5921533Y2 (ja) | 車載用音響機器 | |
JPS61251214A (ja) | 電源回路 | |
JPS6224977Y2 (ja) | ||
JPH0543532Y2 (ja) | ||
JP2712310B2 (ja) | カレントミラー回路 | |
JPS6349936Y2 (ja) | ||
JPS6226204B2 (ja) | ||
JP2762333B2 (ja) | 増幅回路及び信号増幅ic | |
US3764930A (en) | High fidelity audio amplifier | |
JPS6233406Y2 (ja) | ||
JPS6246329Y2 (ja) | ||
JP3169496B2 (ja) | 交流増幅回路 | |
JPS6342593Y2 (ja) | ||
JPH0345568B2 (ja) | ||
JPS6138270Y2 (ja) | ||
JPS5827539Y2 (ja) | 音声増幅器 | |
JP2625283B2 (ja) | ローパスフィルタ | |
JPH0513048Y2 (ja) | ||
JPS628571Y2 (ja) |