JPH01176394A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、多数の画像情報を記憶すると共に、この記憶
した画像情報を必要に応じて検索出力し、情報処理を行
なう情報処理装置に関するものである。

（従来の技術） 近年においては、多数の印刷物をイメージスキャナ装置
で順次読取って、光デイスク装置等の記憶装置に画像情
報として記憶すると共に、このような記憶した画像情報
を必要に応じて検索出力をするようにした所謂、情報処
理装置が種々開発されている。

従来のこのような情報処理装置においては、複数の制御
部を設けると共に、この複数の制御部のそれぞれが専有
する記憶部を設けて情報の処理に関する制御を行なうよ
うにしていた。

ところが、このように複数の制御部のそれぞれに対応し
て記憶部を設けると、コストが上昇するという問題が生
じた。

そこで、この複数の制御部の間でダイナミックランダム
アクセスメモリ（ＤＲＡＭ）を用いた記憶部を共有して
使用することが考えられる。

（発明が解決しようとする問題点） しかしながら、複数の制御部の間で共有される記憶部を
ＤＲＡＭを用いて構成した場合には、以下に示すような
問題点が生じた。

すなわら、記憶部としてＤＲＡＭを用いて構成した場合
には、このＤＲＡＭに記憶された記憶内容をリフレッシ
ュする必要がある。すなわち、ＤＲＡＭのメモリセルに
は電荷が存在するかどうかにより情報を蓄えるようにし
ており、時間が経過するとリーク電流のため蓄積した電
荷が失われてしまうので、一定時間、例えば２ｍｍ秒若
しくは４ＩＩ１ｍ秒の所定のリフレッシュ周期毎に前述
の失われた電荷を補って所謂情報のリフレッシュを行な
うようにしている。このような所定周期毎のリフレッシ
ュのタイミングをまたいで特定の制御部からの書込み若
しくは読出し等の要求があった場合には、次のリフレッ
シュ周期までＤＲＡＭに格納された情報のリフレッシュ
がなされず、このＤＲＡＭに記憶された情報内容が消滅
してしまうという問題が生じた。

また、複数の制御部で単一の記憶部を共有している場合
には、複数の制御部から同時に書込み若しくは読出しの
要求がなされると、このような書込み若しくは読出しの
要求が相互に衝突してしまうという問題が生じた。

本発明は上記問題点に鑑みてなされたもので、共有メモ
リとしてのＤＲＡＭの記憶内容を確実にリフレッシュす
ると共に、この共有の記憶部に対する複数の制御部から
の読出し若しくは書込み等の要求を効率的に処理するこ
とのできる情報処理Ｗｆｆｌを提供することを目的とす
る。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、本発明が提供する情報処理
手段は、複数の制御部を有して、供給される画像情報の
処理を行なう情報処３ｉＰ装置に、前記複数の制御部に
共有され、記憶した情報のリフレッシュを必要とする記
憶手段と、前記複数の制御部からの前記記憶手段に対す
るアクセスと前記リフレッシュに係る処理との間で処理
順位を設定する順位設定手段とを有して構成した。

（作用） 本発明は、継続した記憶情報のリフレッシュを必要とす
る記憶部を複数の制御部の間で共有すると共に、これら
各′ｔ１１御部からの制御指令に基づいて前記記憶手段
に対するアクセスを実行し、さらに前述した複数の制御
部からの書込み若しくは読出し等の要求と前述したリフ
レッシュとの間で処理順序が競合する場合に順位決定手
段が処理順位を決定すると共に、この処理順位決定手段
により決定された処理順位に基づいて前記共有する記憶
部を適確に動作させるようにしたものである。

（実施例） 以下、図面を参照して本発明の実施例を詳細に説°明す
る。

まず、第２図を参照して本発明が適用される情報処理装
置としての画像情報記憶検索装置の全体的な構成を説明
する。

イメージスギャナ装置１は、写真や文書等の原稿に記載
された内容をＣＯＤ等のイメージセンサによって構成さ
れる読取部から画像データとじて読込むための装置であ
る。このイメージスキャナ装置１は、読取る原稿の原稿
サイズ、原稿濃度、読取密度等のパラメータを設定する
だめの操作部３と、これらの設定されたパラメータ等を
記憶するメモリ（図示ぜず）と、このイメージスキャナ
装置１全体の制御を行なうＣＰｔＪ　（図示せず）と、
設定条件等の入力情報や処理時間を表示する表示部５と
、図示しない原稿載買台に載置された原稿を連続的に読
取部に搬送して原稿の読込みを行なう自動給紙機構（Ａ
ＤＦ＞７のそれぞれを備えている。

制御部（ＣＰＵ）１１は、装置の全体的な動作及びデー
タの流れを制御するものである。

すなわち、制御部１１と後で説明するＤＭＡ　１３、メ
インメモリ５１、ページメモリ５３、ニード／イメージ
変換部７１、表示メモリ７３、ＩＰＵ９０．Ｃ０ＤＥＣ
９５及び通信制御装置９７等はシステムバス２０を介し
て接続され、同様にページメモリ５３、表示メモリ７３
、ＩＰＵ９０、及びＣ０ＤＥＣ９５等は画像情報伝送用
のイメージバス４０を介してそれぞれ接続されている。

また、この制御部１１には、インタフェース回路１１ａ
を介して外部のデータ入力装置１００が接続されている
。このデータ入力装置１００としては、例えばワープロ
機能を用いて文書作成を行なう際に、文字情報を入力し
、また検索あるいは画像処理を行なう際には、デイスプ
レィ装置７７の画面上に表示されたカーソルの移動や各
種機能の切換えを行なうための検索情報や各種コマンド
情報及び配列形式等を入力するキーボード１０１及びマ
ウス１０３のそれぞれが設けられている。

ＤＭＡ　（Ｄ　１ｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓ
ｓ　＞　１３は、制御部１１の動作に関係なくデータの
転送を行なうものであって、例えば、優で説明するメイ
ンメモリ５１と記憶装置３０との間のデータの転送をイ
ンタフェース回路１３ａを介して行なう。

記憶装置３０は、多数の画像情報の中から所望する画像
情報を特定するための情報、すなわち検索情報等を記憶
する磁気ディスク装置３１と、上記多数の画像情報とこ
の個々の画像情報に対応した検索情報等を記憶する光デ
イスク装置３３等から構成される。

メインメモリ５１は、上記制御部１１の動作プログラム
等を記憶する。

ページメモリ５３は、例えばＡ４サイズの原稿数１０頁
分に対応し得る記憶容ｊを備えており、前記イメージス
キャナ装置１から入力された画像情報若しくは光デイス
ク装置３３から検索された画像情報等を一時的に記憶す
る。

コード／イメージ変換部７１は、例えばキーボード１０
１から入力された文字コードデータをイメージデータに
変換して表示メモリ７３に出力するものであって、必要
に応じて逆変換を行なうことによって画面上のイメージ
データ化された文字の修正等を行なう。

また、表示メモリ７３は、ディスブレス装置７７におい
て前記ページメモリ５３等からの画像情報に基づいて画
像を表示する際に、この画像情報を一時的に記憶するメ
モリである。

表示制御部７５は、ＣＲＴ等のデイスプレィ装置７７等
の駆動制御を行ない、表示メモリ７３に記憶された画像
情報の表示を行なう。

Ｃ０ＤＥＣ９５は符号化／復合化回路部であって、画像
情報の圧縮処理、すなわち冗長度を少なくすることによ
って登録時において使用する光ディスク等の記憶媒体の
記憶領域の節減を図ることができ、またこの圧縮処理さ
れた画像情報の伸長処理、すなわち少なくされた冗長度
を元に戻すことにより、元の画像情報として出力する回
路部である。

このＣ０ＤＥＣ９５には、画像情報の拡大及び縮小を行
なう拡大縮小部９１と、画像情報の回転を行なう縦横変
換部９３とを内蔵するＩＰＵ（Ｉｍａｇｅ　　ｐｒｏｃ
ｅｓｓｉｎｇ　ｊＪｎｉｔ　）　９０が接続される。

また、インタフェース回路９５ａにはイメージスキャナ
装置ｉ￥ｆ１、プリンタ９等が接続される。

このプリンタ９は画像情報を紙等の記録媒体上に文字等
の可視情報として印字出力する装置であって、例えばレ
ーザプリンタ等が用いられる。

また、制御部１１はシステムバス２０を介して通信制御
装置９７を接続している。さらに、この通信制御装置９
７にはＬ　Ａ　Ｎ　ｆｉ制御装置９９が接続されている
。

この通信制御装置９７は共有メモリ１１１と制御装置１
１３を内蔵している。この共有メモリ１１１はダイナミ
ックランダムアクレスメモリ（以下ＤＲＡＭと略す）に
より形成されており、このＤＲＡＭにより形成した共有
メモリ１１１は記憶した情報を電荷の形で蓄える。この
蓄えた電荷が時間の経過と共にリーク電流として失われ
てしまうことから、一定の周期毎に失われた電荷を補う
ための、所謂、記憶した情報のリフレッシュを必要とす
る。この共有メモリ１１１は複数の制御部、すなわちＬ
ＡＮ制御装置９つ、制御装置１１３及び制御部１１との
間ぐ共有されている。

したがって、前述した複数の制御部からの要求に係る処
理と、前述したリフレッシュに係る処理との間で競合が
生じた場合に、これらの間で優先順位を設定するための
順位設定手段（図示せず）を設けている。

次に第２図に示した本発明が適用される画像情報記憶検
索装置における多数の原稿を読取り、この原稿に記載さ
れた画像情報を登録し、さらには検索及びプリントアウ
トを行なう場合を操作手順に従って説明する。

この画像情報記憶検索装置に電源を投入した後に、デイ
スプレィ装置７７の表示画面上に表示された情報処理の
初期画面の指示に従って、原稿の読取りと、この読取っ
た画像情報の所定の光デイスク装置３３への連続した登
録を行なうためのコマンド等をキーボード１０１から入
力して、この画像情報記憶検索装置を「読取登録」モー
ドに設定する。

次に、この画像情報記憶検索装置を構成するイメージス
キャナ装置１の原稿載置台等の所定の位置に多数の原稿
を積層して載置し、さらにこの積層された原稿の連続読
取りを行なうための［自動給紙（ＡＤＦ）Ｊモードに設
定した後に、この原稿の原稿サイズ、原稿濃度、読取密
度等をキーボード１０１若しくはイメージスキャナ装置
１の操作部３から入力する。

さらに、イメージスキトす装置１がらの画像情報をペー
ジメモリ５３に一旦記憶した後に光デイスク装置３３へ
伝送し、この光デイスク装置３３の記憶媒体である光デ
ィスク（図示せず）に登録し得るようにする。

キーボード１０１を用いて登録する原稿の表題名、情報
量及び配列形式等の検索情報をデイスプレィ装置７７の
画面上に表示された書式に従って入力する。

この書式は、登録する原稿を特定して検索処理を容易に
するための検索用キーの項目等を入力設定するものであ
って、イメージスキャナ装置１による原稿読取時におけ
る記憶装置３０の残容口等の各種情報と、上記検索用の
キー項目等の入力用の「表」と、キーボード１０１上に
構成されるファンクションキーを用いた入力時における
、このファンクションキーの別能が表示されている。

原稿の読取りを開始すると、前記イメージスキャナ装置
１から読取られた画像情報はインタフェース回路９５ａ
を介して−Ｈページメモリ５３に格納される。続いてＣ
０ＤＥＣ９５で画像情報の圧縮処理が行なわれた優に、
インタフェース回路１３ａを介して検索情報が磁気ディ
スク装置３１に登録されると共に、検索情報及び画像情
報が光デイスク８置３３に登録される。

光デイスク装置３３に登録された多数の画像情報の中か
ら特定の画像情報を検索し、プリントアウトする場合に
は、読取り、登録の場合と同様にキーボード１０１を用
いて検索コマンドを入力して「検索」モードに設定する
。

次にキーボード１０１を用いて所望の画像情報を特定す
るための検索情報を入力して、磁気ディスク装置３１に
記録された多数の検索情報から所望の検索情報を選択し
、この選択した検索情報に基づいて光デイスク装置３３
に登録された上記所望の画像情報を検索する。さらに、
Ｃ０ＤＥＣ９５等でこの検索した画像情報を伸長等の処
理を施して復元し、表示メモリ７３等を介してデイスプ
レィ装置７７へ表示する。

また、この表示された画像情報の、いわゆるハードコピ
ーを行なう時には、キーボード１０１を用いてハードコ
ピーを所望する画像情報の指定と、出力枚数等の設定を
して、プリンタ９からブリントアウ１−を行なう。

次に第１図を参照して実施例の要部を詳細に説明する。

制御部１１はアドレスバス２０ａ及びアドレスラッチ１
２１を介して共有メモリ１１１と接続されている。また
、制御部１１はデータバス２０ｂ及びデータバッファ１
２３を介して共有メモリ１１１と接続されている。

また、この共有メモリ１１１はアドレスバス２２ａ及び
アドレスラッチ１２５を介して制御装置１１３と接続さ
れている。また、共有メモリ１１１はデータバス２２ｂ
及びデータバッファ１２７を介して制御装置１１３と接
続されている。この制ｔａ装置１１３にはマイクロコン
ピュータ等の処１Ｍ！装置を内蔵すると共に、図示しな
い種々のインタフェース回路に接続されている。

具体的に説明すると、制御装置１１３はＲ８−２３２Ｃ
等のシリアルインタフェース回路及びＧＰＩＢ等のパラ
レルインターフェース回路及び５Ｃ８Ｉ等のデータ入出
力用インタフェース回路等が接続されている。制御装置
１１３はこのような種々のインタフェース回路を介して
通信制御に係る種々の制御を実行する。′ また、共有メモリ１１１はアドレスバス２４ａ及びアド
レスラッチ１２９を介してＬＡＮ制御装置９９と接続さ
れている。また、共有メモリ１１１はデータバス２４ｂ
及びデータバッファ１３１を介してＬＡＮ制御装置９つ
と接続されている。

このＬＡＮ制ｍ制置装置９９示しないＬＡＮコントロー
ラ等と接続されており、例えば事業所内若しくはビル内
等に構築された情報ネットワークに関する制御を実行す
る。また、Ｌ　Ａ　Ｎ　Ｉ（Ｉ御装置９９は前述したア
ドレスラッチ１２９及びデータバッファ１３１を介して
共有メモリ１１１に記憶された記憶情報を読出すと共に
、この共有メモリ１１１へ特定の情報を書込むためのそ
れぞれの機能を備えている。

共有メモリ１１１は制御部１１、ＬＡＮ制御装置９９及
び制御波！！１１３との間で共有されており、これら複
数の制御部からの書込み若しくは読出し等の要求に係る
処理と、共有メモリ１１１自体のリフレッシュに係る処
理との間で競合が生じた場合には、これらのそれぞれの
処理の間に優先順位を設定するための順位設定手段とし
てタイミング制御回路１３３が設けられている。

すなわち、タイミング制御回路１３３は、複数のアドレ
スラッチ１２１．１２５．１２９及び複数のデータバッ
ファ１２３．１２７．１３１のそれぞれに接続されてお
り、これらの複数のアドレスラッチ及びデータバッファ
の動作を制御することにより、予め設定した優先順位、
例えばリフレッシュに係る処理、制御部１１からの要求
に係る処理、ＬＡＮ制御装置９９からの要求に係る処理
、制御波２１１３からの要求に係る処理の順番に従って
共有メモリ１１１の動作を許可する。

なお、タイミング制御回路１３３は通信制御装置９７若
しくは制御部１１等の適宜の場所に設けることができる
。

また、第１図に示し実施例では複数のアドレスラッチ及
びデータバッファに対する指令信号を特定の信号線を介
して伝送するように構成したが、これらのアドレスラッ
チ及びデータバッファのそれぞれに対応するパスライン
を介して伝送するように構成することができる。

次にＭ３図を参照して第１図に示した実施例の動作を説
明する。

ステップ１５１では共有メモリ１１１のリフレッシュに
関するリクエストがなされたかどうかを判別しており、
リフレッシュのリクエストがなされた場合、ステップ１
５１からステップ１５３へ進む。ステップ１５３では共
有メモリ１１１のリフレッシュに関するシーケンスが実
行される。すなわち、リーク電流等により失われた電荷
を補うための記憶した情報の再書込みが実行される。つ
づいてステップ１５５では他の制御装置からのリクエス
トがあったかどうかを判別しており、いずれかの制御部
からのリクエストがあった場合には、ステップ１５５か
らステップ１５７へ進む。

ステップ１５７では制ｔＩ！部１１からの書込み若しく
は読出しに関するリクエストがあったかどうかを判別し
ており、制御部１１からの書込み若しく読出しに関する
リフニス１へがなされた場合には、ステップ１５９へ進
む。

ステップ１５９ではアドレスラッチ１２５．１２９及び
データバッファ１２７．１３１のそれぞれをディスイネ
ーブル状態に設定すると共に、アドレスラッチ１２１及
びデータバッフ？１２３のそれぞれをアクティブ状態、
すなわちイネーブル状態に設定する。これにより、制御
部１１はアドレスラッチ１２１及びデータバッファ１２
３を介して共有メモリ１１１に記憶されたデータを読出
すと共に特定のデータを共有メモリ１１１へ格納するこ
とができる。つづいてステップ１６１では他の制御部か
らの書込み若しくは読出しに関するリクエストがなされ
たかどうかを判別しており、他の制御部からのリクエス
トがなされた場合には、ステップ１６１からステップ１
６３へ進む。

ステップ１６３ではＬＡＮ制御装置９９からの書込み若
しくは読出しに関するリクエストがなされたかどうかを
判別しており、ＬＡＮ制御装置９９からのリクエストが
なされた場合には、ステップ１６３からステップ１６５
へ進む。ステップ１６５ではアドレスラッチ１２１．１
２５及びデータバッファ１２３．１２７のそれぞれをデ
ィスイネーブル状態に設定すると共にアドレスラッチ１
２９及びデータバッファ１３１のそれぞれをアクティブ
状態、すなわちイネーブル状態に設定する。

これにより、ＬＡＮ制御装置９９はアドレスラッチ１２
９及びデータバッファ１３１を介して共有メモリ１１１
に格納したデータの読出し若しくは共有メモリ１１１に
対して特定のデータを書込むことができる。つづいてス
テップ１６７では他の制御部、すなわち制御装置１１３
からのリクエストがなされたかどうかを判別しており、
制御装置１１３からのフリエストがなされた場合には、
ステップ１６７からステップ１６９を介してステップ１
７１へ進む。ステップ１７１ではアドレスラッチ１２１
．１２９及びデータバッファ１２３．１３１のそれぞれ
をディスイネーブル状態に設定すると共に、アドレスラ
ッチ１２５及びデータバッファ１２７のそれぞれをアク
ティブ状態、すなわちイネーブル状態に設定する。これ
により制御Ｂ置１１３は、アドレスラッチ１２５、デー
タバッファ１２７を介して共有メモリ１１１に格納した
データの読出し若しくは特定のデータを共有メモリ１１
１へ書込むことができる。ステップ１７１から再びステ
ップ１５１へ進み、前述したと同様に、予め設定された
優先順位に基づいてそれぞれのリクエストに関する処理
を実行する。

次に第４図を参照して本発明に係る他の実施例を詳細に
説明する。

第４図は第２図に示したＬＡＮ制御装置９９の内部構成
図であり、制御装置２０１はアドレスラッチ２０３．２
０５及びインタフェース回路２０７を介して前述の通信
制御装置９７と接続されている。この制御装置２０１は
マイクロコンピュータ等の処理装置を内蔵しており、上
位の装置である制御装置１１３からの制御指令に基づい
て情報ネットワークに関する制御を実行する。また、制
御装置２０１は消去可能なプラグラマプルリードオンリ
ーメモリ（以下、ＥＰＲＯＭと略す）２０９と接続され
ている。プログラムメモリ２１１はＤＲＡＭを用いたメ
モリであり、情報ネットワークの制御に関する種々のプ
ログラムが格納されている。また、シェアートメモリ２
１３はＤＲＡＭを用いたメモリであり、アドレスラッチ
２０５、アドレスバッファ２１７及びデータバッファ２
１９を介して制御装置２０１と接続されている。また、
シェアートメモリ２１３はアドレスラッチ２２１及びデ
ータバッファ２２３を介してＬＡＮコン１−ローラ２１
５と接続されている。このシェアートメモリ２１３は２
つの制御部、すなわち制御装置２０１及びＬＡＮコント
ローラ２１５との間で共有される。また、ＬＡＮコント
ローラ２１５はアドレスラッチ２２１及びデータバッフ
ァ２２３を介してシェアートメモリ２１３に記憶された
データを読出すと共に、特定のデータをシェアートメモ
リ２１３へ書込むそれぞれの機能を備えている。このＬ
ＡＮコントローラ２１５は制御装置２０１からの制御指
令に基づいて事業所内若しくはビル内に構築された情報
ネットワークの種々の制御を行なう。

タイミング制御回路２２５はアドレスバッファ２１７、
データバッファ２１９．２２３及びアドレスラッチ２２
１と接続されており、順位設定手段としての機能を有す
る。すなわち、タイミング制御回路２２５はアドレスバ
ッファ２１７、データバッファ２１９．２２３及アドレ
スラツチ２２１のそれぞれの動作を制御することにより
、予め設定した優先順位、例えばシェアートメモリ２１
３のリフレッシュに係る処理、制御装置２０１からの書
込み若しくは読出しに関する要求に係る処理、ＬＡＮコ
ントローラ２１５からの読出し若しくは書込みに関する
要求に係る処理の順序でシェアートメモリ２１３の動作
を許可する。

次に第５図を参照した第４図に示した実施例の動作を説
明する。

ステップ２３１ではシェアートメモリ２１３のリフレッ
シュに関するリクエストがなされたかどうかを判別して
おり、リフレッシュのリクエストがなされた場合には、
ステップ２３１からステップ２３３へ進む。ステップ２
３３では予め設定されたシーケンスに基づいてシェアー
トメモリ２１３のリフレッシュが実行される。また、ス
テップ２３１においてシェアートメモリ２１３からのリ
フレッシュに関するリクエストがなされない場合には、
ステップ２３１から２３５へ進む。

ステップ２３５では制御装置２０１からの書込み若しく
は読出しに関するリクエストがなされたかどうかを判別
しており、制御部Ｍ２Ｏ１からのリクエストがなされた
場合には、ステップ２３５からステップ２３７へ進む。

ステップ２３７ではアドレスラッチ２２１及びデータバ
ッファ２２３のそれぞれをディスイネーブル状態に設定
すると共に、アドレスラッチ２０５、アドレスバッファ
２１７及びデータバッファ２１９をアクティブ状態すな
わちイネーブル状態に設定する。これにより、制御装置
２０１はシェアートメモリ２１３からのデータの読出し
若しくはデータの書込みを行なうことができる。つづい
てステップ２３９ではＬＡＮコントローラ２１５からの
読出し若しくは書込みのリクエストがなされたかどうか
を判別しており、ＬＡＮコントローラ２１５からのリク
エストがなされた場合には、ステップ２３９からステッ
プ２４３へ進む。ステップ２４３では、アドレスバッフ
ァ２１７及びデータバッファ２１９をディスイネーブル
状態に設定すると共にアドレスラッチ２２１及びデータ
バッファ２２３をアクティブ状態すなわち、イネーブル
状態に設定する。

これにより、ＬＡＮコントローラ２１５はシェアートメ
モリ２１３からのデータの読出し若しくはデータの書込
みを行なうことができる。また、ステップ２３５におい
て、制御装置２０１からのリクエストがなされない場合
には、ステップ２３５からステップ２４１へ進む。

ステップ２４１では前述したと同様にＬＡＮコントロー
ラ２１５からのリクエストがなされたかどうかを判別し
ており、リクエストがなされた場合にはステップ２４３
へ進む。また、ステップ２４１において、ＬＡＮコント
ローラ２１５からのリクエストがなされない場合には、
再び２３１へ進み、前述したと同様に予め設定された優
先順位に基づいてそれぞれのリクエストに関する処理を
実行する。

［発明の効果］ 以上説明してきたように、本発明によれば、特定の記憶
手段を複数の制御部で共有すると共に、順位設定手段に
より設定された優先順位に基づいて前述の記憶手段のリ
フレッシュ及び複数の制御部か゛らの要求に係る処理を
実行するようにしたことから、記憶部に記憶された種々
のデータを確実に保護することができ、複数の制御部か
らの要求に関する処理を効率的且つ迅速に実行すること
ができる。

また、記憶手段に要するコストを軽減できるこから、装
置全体のコストの軽減を達成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示したブロック図、第２図
は本発明が適用される情報処理装置の全体的な構成を示
すブロック図、第３図は第１図に示した実施例の動作を
示したフローチャート、第４図は本発明の他の実施例を
示したブロック図、第５図は第４図の動作を示したフロ
ーチャートである。 １１・・・制御部　　　　　１１１・・・共有メモリ１
１３・・・制御装置　　　２０１・・・制御装置２１３
・・・シェアートメモリ ２１５・・・ＬＡＮコントローラ

Claims (2)

【特許請求の範囲】
1. （１）複数の制御部を有して、供給される画像情報の処
   理を行なう情報処理装置において、 前記複数の制御部に共有され、記憶した情報のリフレッ
   シュを必要とする記憶手段と、 前記複数の制御部からの前記記憶手段に対するアクセス
   と前記リフレッシュに係る処理との間で処理順位を設定
   する順位設定手段と を有することを特徴とする情報処理装置。
2. （２）前記順位設定手段は、前記リフレッシュに係る処
   理を最優先順位とすることを特徴とする特許請求の範囲
   第１項記載の情報処理装置。