JPH01175633A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術　　　　　　　　　（第３〜５図）発明が解
決しようとする問題点（第６図）問題点を解決するため
の手段 作用 実施例 本発明の一実施例　　　　　（第１．２図）発明の効果 〔概　要〕 マイクロブ１°Ｉグラム制御をパイプライン処理するデ
ータ処理装置に関し、 条件分岐命令の処理中であってもパイプライン処理が有
効に行われ、処理速度の低下しないデータ処理装置を提
供することを目的とし、条件分岐命令および該条件分岐
命令の分岐先命令を含む複数のマイクロ命令を格納し、
アドレス指定により各マイクロ命令が取り出される格納
手段と、該格納手段から一つのマイクロ命令が取り出さ
れると、次に取り出すマイクロ命令のアドレスを発生す
る第１のアドレス発生手段と、取り出されたマイクロ命
令の命令種別を解読する解読手段と、解読された命令種
別が条件分岐命令のとき、条件の成立、非成立を判定す
る処理を実行する実行手段と、条件分岐命令の分岐先命
令のアドレスを発生する第２のアドレス発生手段と、条
件の非成立時には第１のアドレス発生手段を選択する一
方、条件の成立時には第２のアドレス発生手段を選択し
て格納手段にマイクロ命令取り出しのためのアドレスを
与える選択手段と、を備えて構成している。

〔産業上の利用分野〕

本発明は、データ処理装置に関し、特に、マイクロプロ
グラム制御をパイプライン処理するデータ処理装置に係
り、条件分岐命令の非分岐時における処理の停滞を回避
したデータ処理装置に関する。

一般に、計算機等における処理は、複数の処理段階を経
て行われ、例えば、命令実行制御では、（Ｉ）マイクロ
命令の取り出し、 （ＩＩ）解読、 （Ｉ［Ｉ）アドレス計算、 （ＩＶ）オペランド取り出し、 （Ｖ）実行、 といった多段階処理が行われる。これらの処理は、基本
的には、（Ｉ）−（ｎ）・・・・・・（Ｖ）の順序で逐
次処理され、現在でも簡易なシステムではこのような逐
次処理が用いられている。しかし、このような逐次処理
は処理速度の点で問題がある。第３図は逐次処理の概念
図である。なお、同図において、処理Ａは上述の（１）
に相当し、処理Ｂは（ＩＩ）に相当し、処理Ｃは（ＩＩ
Ｉ）に相当し、処理りは（ＩＶ）に相当し、処理Ｅは（
Ｖ）に相当する。

例えば、命令■に続いて命令■を処理した場合の処理速
度は次のとおりとなる。すなわち、命令■は処理Ａにお
いてｔい処理Ｂにおいてｔい処理Ｃにおいてｔい処理り
においてｔ９、処理已においてｔ４、なる各処理遅れを
生じ、処理Ａから処理Ｅまでの累計処理遅れＴは１Ａ＋
１．＋１、＋１０＋ｔ、となる。このことは命令■の処
理についても同様であり、したがって、命令■と命令■
の間にはＴ〔時間〕の空白があき、近時の高速化要求に
応えるためには問題が大きい。

（従来の技術〕 このような逐次処理の問題点を解決したものとしてパイ
プライン制？ｉｌ　（Ｐｉｐｅｌｉｎｅ　Ｃｏｎｔｒｏ
ｌ）が用いられる。第４図はパイプライン処理を示す概
念図である。同図において、処理Ａで取り込まれた命令
■は次のサイクルで処理Ｂに移され、同時に処理Ａは次
位の命令■を取り込む。そして、命令■が処理Ｃに移る
と、これに並行して命令■が処理Ｂに移されるとともに
、処理Ａは次次位の命令■を取り込んでいる。

すなわち、このような処理Ａ〜処理Ｅを並行に行うパイ
プライン制御にあっては、最初の命令■の実行結果が出
るまでは、処理Ａ〜処理Ｅを経なければならないので、
逐次処理と同じ処理速度Ｔ（Ｔ＝ｔＡ＋　ｔｌ　＋　ｔ
（＋　ｔｏ＋ｔ（）となるが、命令■以降では処理サイ
クル毎に実行結果が得られ、仮にこのシステムが同期式
の場合では、ｔＡ＝　ｔｌ　＝　ｔ（＝　ｔＤ＝ｔｔ工
処理サイクル、であるから、その処理遅れは一つの処理
段階に相当する時間ｔに短縮され、極めて高速な処理を
行うことができる。

また、マイクロプログラム制御においても、上述の命令
実行制御と同様にパイプライン制御が行われ、マイクロ
プログラム制御の各処理、すなわち、 （Ｉ′）マイクロ命令の取り出し く■′）解読 （ｍ′）実行 （■′）実行結果の格納 の各処理をパイプライン処理する。第５図はそのパイプ
ライン処理の概念図である。第５図において、処理ｌは
上記の（■′）に相当し、処理２は上記（■′）および
（■′）に相当し、処理３は上記（■′）に相当する。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のパイプライン処理を用
いたデータ処理装置にあっては、処理３で命令が実行さ
れているとき、この命令に続く、次位の命令が処理２で
解読やアドレス計算処理を受けているとともに、次次位
の命令が処理１で取り込まれる構成となっていたため、
例えば条件判定を伴う条件分岐命令（以下、単に分岐命
令という）が処理３で実行中の場合、この実行結果（す
なわち、判定結果）が得られるまでは、次位の命令を処
理するか（非分岐側処理）、あるいは分岐先の別の命令
を処理するか（分岐側処理）は確定していない。したが
って、分岐命令が処理１から処理３まで移って結果が出
るまでは、次位および次次位の命令を処理することは無
意味であり、通常、ノーオペレーション命令（ＮＯＰ）
を分岐命令に続く次位、次次位の命令としている。

第６図は分岐命令の後にＮＯＰを入れた従来のパイプラ
イン処理の概念図である。同図において、分岐命令への
条件判定は処理３の実行処理で行われ、条件非成立なら
ば、再び処理ｌでＡを取り込み処理１〜３までを繰返し
て続行する。そして、条件が成立すると、マイクロ命令
のアドレスを切り換え、所定の分岐先命令を処理１で取
り込み、以降はこの分岐側処理を続行する。このように
、分岐命令Ａの後には処理段階数に応じた複数のＮＯＰ
を介在させなければならないので、分岐命令の処理中は
実質的にパイプライン処理の効果が失われ、上述した逐
次処理とほぼ同程度の処理速度に低下するといった問題
点があった。

本発明はこのような問題点に鑑みてなされたもので、条
件分岐命令の処理中であっても、パイプライン処理が有
効に行われ、処理速度の低下しないデータ処理装置を提
供することを目的としている。

〔問題点を解決するための手段〕

本発明では、上記目的を達成するために、条件分岐命令
および該条件分岐命令の分岐先命令を含む複数のマイク
ロ命令を格納し、アドレス指定により各マイクロ命令が
取り出される格納手段と、該格納手段から一つのマイク
ロ命令が取り出されると、次に取り出すマイクロ命令の
アドレスを発生する第１のアドレス発生手段と、取り出
されたマイクロ命令の命令種別を解読する解読手段と、
解読された命令種別が条件分岐命令のとき、条件の成立
、非成立を判定する処理を実行する実行手段と、条件分
岐命令の分岐先命令のアドレスを発生する第２のアドレ
ス発生手段と、条件の非成立時には第１のアドレス発生
手段を選択する一方、条件の成立時には第２のアドレス
発生手段を選択して格納手段にマイクロ命令取り出しの
ためのアドレスを与える選択手段と、を備えて構成して
いる。

〔作　用〕

本発明では、条件分岐命令の条件が非成立の間、第１の
アドレス発生手段からのアドレスにより非分岐側のマイ
クロ命令が連続して取り出される。

したがって、条件分岐命令に続く命令の処理に空白がな
いので、パイプライン処理が有効に機能し、処理速度の
低下を招くことはない。

また、条件成立時には、第２のアドレス発生手段からの
アドレスにより分岐側のマイクロ命令（分岐先命令）が
取り込まれ、必要な分岐処理が行われる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１．２図は、本発明に係るデータ処理装置の一実施例
を示す図であり、マイクロプログラム制御をパイプライ
ン処理するネタストアドレス型のデータ処理装置に適用
した例である。

まず、構成を説明する。第１図において、データ処理装
置１は、パイプライン処理におけるマイクロ命令の取り
出し処理を行う命令取り出し処理部２と、パイプライン
処理における命令取り出し処理以外の処理を行う実行処
理部３と、を含み、命令取り出し処理部２は、マイクロ
ＲＯＭ４、マイクロＲＯＭＢＮＡ５、選択手段６および
デイレイ回路７を含んで構成されている。

マイクロＲＯＭ４は格納手段および第１のアドレス発生
手段としての機能を有し、ＲＯＭ　（ＲｅａｄＯｎｌｙ
　Ｍｅａ＋ｏｒｙ）あるいはＰ　Ｌ　Ａ　（Ｐｒｏｇｒ
ａｍａ＋ａｂｌｅＬｏｇｉｃ　Ａｒｒａｙ）などにより
構成され、多数のマイクロ命令ＭＯからなるマイクロプ
ログラムを内部に格納するとともに、これら多数のマイ
クロ命令ＭＯの各々に対応してネタストアドレス情報Ｎ
Ａを格納している。マイクロＲＯＭ４には、アドレス情
ｉＡＤが入力され、アドレス情報ＡＤのアドレス指定に
より一つのマイクロ命令ＭＯが取り出されるとともに、
取り出されたマイクロ命令ＭＯに対応するネタストアド
レス情報ＮＡが出力される。

なお、多数のマイクロ命令ＭＯは、いわゆる条件分岐命
令およびこの条件分岐命令の分岐先命令を含んでいる。

ここで、条件分岐命令は、所定の条件が成立するか否か
によって以降の分岐処理を決定する命令であり、例えば
、掛算命令（ＭＵＬ命令）や割算命令（ＤＩＶ命令）あ
るいはロードマルチレジスタ命令（夏、ＤＭ命令）など
に代表される。例えば、Ａ＝ｎＸｍのＭＵＬ命令は、Ａ
＝ｎ　＋Ａの加算を一つのループとしてこれをｍループ
繰り返し、最終的にＡ＝ｎＸｍが得られたとき、条件成
立として分岐側処理を行う命令である。したがって、条
件が非成立のＡ≠ｎｘｍの間では、非分岐側処理を実行
してＡ＝ｎ＋Ａの加算を繰り返すから、一つのＭＵＬ命
令では分岐側処理が１回発生するのに対し、非分岐側処
理はｍ回発生する。すなわち、この非分岐側処理を途切
れることなく連続して処理が可能であれば、パイプライ
ン処理の効果を有効に発揮することができる。

上述のネクストアドレス情報ＮＡは、対応するマイクロ
命令ＭＯの次に処理すべき非分岐側処理のマイクロ命令
ＭＯの格納アドレスを示し、このネクストアドレス情報
ＮＡは、後述の判定結果信号ＳＪが非分岐側のとき、ア
ドレス情報ＡＤとなってマイクロＲＯＭ４に入力される
。

マイクロＲＯＭＢＮＡ５は、第２のアドレス発生手段と
しての機能を有し、ＲＯＭあるいはＰＬＡにより構成さ
れ、上記条件分岐命令の分岐先命令を指定する分岐先ア
ドレス情報ＢＮＡが内部に格納されている。マイクロＲ
ＯＭＢＮＡ５にはｎ処理サイクル前のデイレイアドレス
情報ＡＩＬ、が入力されており、デイレイアドレス情報
ＡＩＬ、のアドレス指定に従って分岐先アドレス情報Ｂ
ＮＡが出力される。

選択手段６は、上記第１のアドレス発生手段としてのマ
イクロＲＯＭ４からのネタストアドレス情報ＮＡが入力
される入力端子６ａと、第２のアドレス発生手段として
のマイクロＲＯＭＢＮＡ５からの分岐先アドレス情Ｗｉ
ＢＮＡが入力される入力端子６ｂと、後述の判定結果信
号Ｓ、に従って分岐非成立時に入力端子６ａを選択し、
また、分岐成立時に入力端子６ｂを選択して、ネタスト
アドレス情報ＮＡあるいは分岐先アドレス情報ＢＮＡの
何れか一方を取り出しアドレス情報ＡＤとして出力する
出力端子６Ｃと、を有している。

デイレイ回路７は、例えばｎ段のラッチ回路からなり、
アドレス情ＩＡＤをｎ処理サイクルの間保持し、デイレ
イアドレス情９１ＡＩｌ、として出力する。なお、ラッ
チの段数ｎは１段であってもよい。

実行処理部３は、解読手段および実行手段としての機能
を有し、命令取り出し処理部２で取り出されたマイクロ
命令ＭＯの命令種別を解読する処理、アドレスを計算す
る処理、オペランドを取り出す処理、命令を実行する処
理などを処理サイクル毎に並行して行う。また、実行処
理部３は、マイクロ命令ＭＯの命令種別が条件分岐命令
のとき、与えられた条件の成立、非成立を判定する実行
処理を行い、その判定結果信号ＳＪを出力する。なお、
実行処理部３には、図示しない複数の＃φ〜＃ｍまでの
レジスタおよび少なくとも１つのカウンタが備えられて
いるとともに、データバスを介してメモリなどのＩｌｏ
が接続され、命令の実行処理に従ってメモリおよびレジ
スタ間のデータの授受や、カウンタ値の操作等が行われ
る。

次に、作用を説明する。

第１図において、命令取り出し処理部２におけるマイク
ロ命令ＭＯの取り出し動作は以下のようにして行われる
。すなわち、所定のマイクロ命令ＭＯが取り出されると
、このマイクロ命令ＭＯに対応したネタストアドレス情
報ＮＡが出力され、ネタストアドレス情報ＮＡは選択手
段６の入力端子６ａに加えられる。このとき、判定結果
信号Ｓ、が非分岐側を示していれば、出力端子６Ｃには
ネクストアドレス情報ＮＡがアドレス情報ＡＤとして出
力されている。したがって、マイクロ命令ＭＯの取り出
し処理（以下、処理１）においては、判定結果信号Ｓ、
が非分岐側を示している間、ネタストアドレス情報ＮＡ
がアドレス情報ＡＤとして再びマイクロＲＯＭ４に加え
られるといったループを繰り返し、いわゆるネタストア
ドレス型のマイクロ命令取り出し処理が行われて、処理
サイクル毎にマイクロ命令ＭＯが連続して取り出されて
いく。

一方、実行処理部３における分岐条件の判定処理（以下
、処理３）の結果、分岐が成立したとき、この分岐成立
を示す判定結果情報Ｓ、に従って選択手段６は分岐先ア
ドレス情報ＢＮＡを選択し、この分岐先アドレス情ＩＢ
ＮＡをアドレス情報ＡＤとして出力する。したがって、
マイクロＲＯＭ４からは分岐先アドレス情報ＢＮＡで指
定された分岐先命令が取り出され、実行処理部３は取り
出された分岐先命令に従って必要な処理を実行する。

第２図は例えばＬＤＭ命令処理時のパイプライン処理の
概念図である。第２図において、処理１はマイクロ命令
の取り出し処理を、処理２はマイクロ命令の解読処理お
よび一部の実行処理を、処理３はマイクロ命令の例えば
条件判定の実行処理をそれぞれ表し、また、四角枠内の
アルファベラ）Ａ、Ｂ、ＸはＬＤＭ命令に相当するマイ
クロ命令を表している。例えば、Ａはカウンタに初期値
（例えば、３）をセントする命令、Ｂはカウンタ値に対
応した番号のレジスタにメモリからのデータを格納する
とともに、カウンタをデクリメントする非分岐側命令、
Ｘは条件成立時にＬＤＭ命令の処理を終了する分岐先命
令である。

処理ｌにおいて、実行処理部３からの判定結果信号Ｓ、
が非分岐側を示しているので、ネタストアドレス情報Ｎ
Ａで指定されたマイクロ命令ＭＯが処理サイクル毎に連
続して取り込まれている。

すなわち、Ａの命令とこのＡの命令の右側に連続する各
ループ毎のＢの命令である。Ａの命令は、処理２におい
て、カウンタ値を初期値（例えば３）にセットする。Ｂ
の命令は、第１のループの処理２において、メモリから
データを読み出すとともに、カウンタ値をデクリメント
し、処理３において、読み出したデータをカウンタ値に
対応する＃２レジスタに格納する。そして、処理３にお
いては、カウンタ値が“０”に到達したか否かの判定を
合わせて行い、到達の場合には判定結果信号Ｓ、を分岐
成立を示す信号として出力し、一方、到達していない場
合には、判定結果信号Ｓ、を非成立を示す信号として出
力する。すなわち、第１のループの処理３においては、
カウンタ値がまだ２であるから、分岐が成立せず判定結
果信号Ｓ。

は非分岐を示す信号として出力される。これにより、マ
イクロＲＯＭ４からはネクストアドレス情報ＮＡで指定
された非分岐側のＢの命令が取り出され、第２のループ
が行われる。そして、第２のループの処理２．３におい
ても、第１のループと同様にカウンタ値のデクリメント
、データの格納および条件判定が行われ、このようなル
ープはカウンタ値が“０”に到達するまで繰り返して行
われる。その結果、カウンタ値が“０”となった時点で
＃φ〜＃２のレジスタの全てにメモリからのデータが格
納され、ＬＤＭ命令の処理が完了することとなる。すな
わち、第３のループの処理３でカウンタ値が１０″とな
るので、この処理３で分岐のための条件が成立し、分岐
を示す判定結果信号Ｓ、が出力される。

選択手段６はこの判定結果信号Ｓ、に従って分岐先アド
レス情報ＢＮＡ側の入力端子６ｂを選択し、ＢＮＡをア
ドレス情報ＡＤとしてマイクロＲＯＭ４に加え、マイク
ロＲＯＭ４からは、ＢＮＡで指定された分岐先の命令（
Ｘの命令）が取り出される。そして、以降の処理は、こ
のＸの命令について行われ、例えば、処理が中止された
り、あるいは他の処理が開始される。なお、第３のルー
プの処理３で分岐のための条件が成立したとき、並行し
て行われている第４のループの処理２はキャンセルされ
、無効となる。

このように本実施例では、処理３において、分岐条件の
成立、非成立の判定を行うとともに、この判定の結果を
示す判定結果信号Ｓ、を選択手段６に出力し、分岐非成
立時、ネタストアドレス情報ＮＡを選択してマイクロＲ
ＯＭ４に加える一方、分岐成立時、分岐先アドレス情報
ＢＮＡを選択してマイクロＲＯＭ４に加えている。した
がって、分岐非成立時には、処理１におけるマイクロ命
令ＭＯの取り込み動作が途切れることなく連続して行わ
れ、パイプライン処理の効果を有効に発揮して高速化を
図ることができる。なお、分岐成立時には、ＮＡからＢ
ＮＡへの切り換えによって１処理サイクル分の空白が生
じるが、分岐成立は複数ループのうちの一度であるから
、非分岐時の高速化効果に対して１処理サイクル分の空
白は影響が小さく、問題とならない。

〔発明の効果〕

本発明によれば、条件分岐命令の処理中であっても、パ
イプライン処理を有効に行うことができ、処理速度の低
下しないデータ処理装置を実現することができる。

【図面の簡単な説明】

第１．２図は本発明に係るデータ処理装置の一実施例を
示す図であり、 第１図はその要部のブロック図、 第２図はそのパイプライン処理の概念図、第３〜６図は
従来のデータ処理装置を説明する図であり、 第３図はその逐次処理を示す概念図、 第４図はその命令実行制御におけるパイプライン処理を
示す概念図、 第５図はそのマイクロプログラム制御におけるパイプラ
イン処理を示す概念図、 第６図はその問題点を説明するための概念図である。 ３・・・・・・実行処理部（解読手段、実行手段）、４
・・・・・・マイクロＲＯＭ　（格納手段、第１のアド
レス発生手段）、 ５・・・・・・マイクロＲＯＭＢＮＡ　＜第２のアドレ
ス発生手段）、 ６・・・・・・選択手段。

Claims (1)

1. 【特許請求の範囲】 条件分岐命令および該条件分岐命令の分岐先命令を含む
   複数のマイクロ命令を格納し、アドレス指定により各マ
   イクロ命令が取り出される格納手段と、 該格納手段から一つのマイクロ命令が取り出されると、
   次に取り出すマイクロ命令のアドレスを発生する第１の
   アドレス発生手段と、 取り出されたマイクロ命令の命令種別を解読する解読手
   段と、 解読された命令種別が条件分岐命令のとき、条件の成立
   、非成立を判定する処理を実行する実行手段と、 条件分岐命令の分岐先命令のアドレスを発生する第２の
   アドレス発生手段と、 条件の非成立時には第１のアドレス発生手段を選択する
   一方、条件の成立時には第２のアドレス発生手段を選択
   して格納手段にマイクロ命令取り出しのためのアドレス
   を与える選択手段と、を備えたことを特徴とするデータ
   処理装置。