JPH01170251A - 復調回路 - Google Patents

復調回路

Info

Publication number
JPH01170251A
JPH01170251A JP62328679A JP32867987A JPH01170251A JP H01170251 A JPH01170251 A JP H01170251A JP 62328679 A JP62328679 A JP 62328679A JP 32867987 A JP32867987 A JP 32867987A JP H01170251 A JPH01170251 A JP H01170251A
Authority
JP
Japan
Prior art keywords
voltage
circuit
demodulation
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62328679A
Other languages
English (en)
Inventor
Kiyoshi Ota
太田 清志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62328679A priority Critical patent/JPH01170251A/ja
Publication of JPH01170251A publication Critical patent/JPH01170251A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分!I’F) 本発明はFSX信号やバイナリ(BINARY)FM信
号の復調に用いられる復調回路に関し、特にパルスカウ
ント型の復調回路に関する。
(従来の技術) 従来より知られているパルスカウント型復か1回路は、
集積化が容易なこと及び調整が不用であることなどの特
徴から盛んに用いられている。第2図は代表的な従来の
パルスカウント型復調回路を示す回路図である。第2図
の回路では、まず久方端子1に加えられる変調信号をシ
ュミットトリガ回路2でパルス信号に変換する。そして
、そのパルス信号をモノステーブルマルチバイブレータ
回路3に加え、この回路3で一定幅を持つPPMFM信
号接に変換する。低域P波器4はそのT、’ P M信
号から高周波成分を取り除いて、比較回路8に加える。
比較回路8は、低域P波器4の出力と基準電圧VIIE
Pとを比較し、復調信号を取り出す。
(発明が解決しようとする問題点) しかし、第2図の従来回路には次の様な欠点があった。
すなわち、第2図のパルスカウント型復調回路の復調電
圧は、モノステーブルマルチバイブレータ回路3から得
られるパルスの幅と、パルス高(パルス電圧)の積で規
定されるから、モノステーブルマルチバイブレータ回v
@3に加えられる電源電圧が変動したり、モノステーブ
ルマルチバイブレータ回路3自体が温度等で変化してパ
ルス幅やパルス高が変動するとモノステーブルマルチバ
イブレータ回路3の復調電圧、すなわち低域濾波器4の
出力に現われる復調電圧も変動することになる。
従ってFSK信号、バイナリFM信号等のデジタル信号
を復調する場合、基準電圧(VRIF)をもって、比較
回路8に於いて低域P波器4の出力信号を比較してデー
タ列を取り出しても基準電圧VRI!Fは前記の復調電
圧の変動を吸収できないから、ビット誤り率は復調電圧
の変動に伴って劣化するという欠点があった。
そこで、本発明の目的は、上記の欠点を除去し、モノス
テーブルマルチバイブレータに印加される電源電圧や環
境の温度が変動してもビット誤り率が劣化し難いパルス
カウント型復調回路の提供にある。
(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する復調回
路は、変調信号をパルス信号に変換するシュミットトリ
ガ回路と、このシュミットトリガ回路から前記パルス信
号をトリガ信号として受けるモノステーブルマルチバイ
ブレータ回路と、このモノステーブルマルチバイブレー
タ回路の反転出力端及び非反転出力端にそれぞれ接続さ
れた第1の低域濾波器及び第2の低域r波器と、前記第
1及び第2の低域濾波器の各出力を互いに加算し、オフ
セット電圧源から供給されるオフセット電圧でオセット
された復調電圧を生成する加算増幅回路と、この加算増
幅回路の出力と基準電圧とを比較してIPL’JE)r
信号を生成する比較回路とからなることを特徴とする。
(実施例) 以下に図面を参照して本発明を一層詳しく説明する。
第1図は本発明の一実施例の回路構成を示すブロック図
である。この実施例は、入力端子1とシュミットトリガ
回路2とモノステーブルマルチバイブレータ回路3と、
第1の低域濾波器4と、第2の低域濾波器5と、加算増
幅回路6と、オフセット電圧源7と、比較回路8と、出
力端子9とからなっている。モノステーブルマルチバイ
ブレータ回路3は、モノステーブルマルチバイブレータ
31とコンデンサ32と抵抗33とで構成されている。
入力端イ1に加えられた変調信号はシュミ・7トトリガ
回路2でパルス信号に変換される。このパルス信号は、
モノステーブルマルチバイブレータ回路3に入力され、
抵抗33とコンデンサ32で決定されるパルス中を持つ
PPM信号に変換される。
このモノステーブルマルチバイブレータ四B3の反転出
力◇には第1の低域r波器4が接続されており、ここで
高調波成分が除去され復調電圧となって加算増幅回路6
に入力される。一方、モノステーブルマルチバイブレー
タ回路3の非反転出力Qは第2の低域沖波器5に送られ
て一定の直流電圧となり同様に加算増幅回路6に加えら
れる。
第1図の実施例で加算増幅器6に加えられる電圧をみて
みると、第1の低域P波器4の出力である復:A電圧の
中心電圧と第2の低域P波器5の出力である直流電圧と
は一致すると共に、温度変化に対する変動が互いに相反
するから、両者を加算することによってその変動が相殺
され、常に一定の中心電圧値を持つ復調電圧が得られる
。したがって、この復調電圧をオフセット電圧源7の出
力のオフセット電圧によって適当な値にオフセット調整
した後、比較回路8に入力し、基準電圧VBByと比較
して復調信号を得ることによって、最良のビット誤り小
値が得られることになる。
(発明の効果) 以上に説明した様に、本発明の復調回路によれば、モノ
ステーブルマルチバイブレータ回路の反転出力及び非反
転出力からそれぞれ得られる復調電圧および直流電圧を
互いに加算することによって温度変動に影響されない安
定な復調信号を得ることができる。そこで、この復調回
路は、FSX信号、バイナリFM信号等の復調に用いれ
ばその効果は非常に大きい。
【図面の簡単な説明】
第1図は本発明の一実施例の回路構成を示すブロック図
、第2図は従来の復調回路の例を示すブロック図である
。 1・・・入力端子、2・・・シュミヅトトリガ回路、3
・・・モノステーブルマルチバイブレータ回路、4・・
・第1の低域r波器、5・・・第2の低域濾波器、6・
・・加算増幅回路、7・・・オフセット用電圧源、8・
・・比較回路、9・・・出力端子、31・・・モノステ
ーブルマルチパイプレータ、32・・・コンデンサ、3
3・・・抵抗。

Claims (1)

    【特許請求の範囲】
  1. 変調信号をパルス信号に変換するシュミットトリガ回路
    と、このシュミットトリガ回路から前記パルス信号をト
    リガ信号として受けるモノステーブルマルチバイブレー
    タ回路と、このモノステーブルマルチバイブレータ回路
    の反転出力端及び非反転出力端にそれぞれ接続された第
    1の低域濾波器及び第2の低域濾波器と、前記第1及び
    第2の低域濾波器の各出力を互いに加算し、オフセット
    電圧源から供給されるオフセット電圧でオセットされた
    復調電圧を生成する加算増幅回路と、この加算増幅回路
    の出力と基準電圧とを比較して復調信号を生成する比較
    回路とからなることを特徴とする復調回路。
JP62328679A 1987-12-25 1987-12-25 復調回路 Pending JPH01170251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62328679A JPH01170251A (ja) 1987-12-25 1987-12-25 復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62328679A JPH01170251A (ja) 1987-12-25 1987-12-25 復調回路

Publications (1)

Publication Number Publication Date
JPH01170251A true JPH01170251A (ja) 1989-07-05

Family

ID=18212953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62328679A Pending JPH01170251A (ja) 1987-12-25 1987-12-25 復調回路

Country Status (1)

Country Link
JP (1) JPH01170251A (ja)

Similar Documents

Publication Publication Date Title
JP2597342B2 (ja) コンパレータ回路
GB1526917A (en) Digital fsk demodulator
JPH01170251A (ja) 復調回路
JPS6253967B2 (ja)
JPS63187950A (ja) 復調回路
JPS6017955Y2 (ja) 信号変換回路
US4236253A (en) Monostable multivibrator for use in pulse count demodulator or the like
JPS60199260A (ja) Pll変調回路
JPH0410810A (ja) Fm変調器
JPS5821211Y2 (ja) リニアicの耐ノイズ回路
SU1187241A1 (ru) Активный @ -фильтр нижних частот
SU1171980A1 (ru) Операционный усилитель
JPS5912837Y2 (ja) 光信号受信装置
JPS5846563Y2 (ja) 負帰還形位相検波器の不要信号除去装置
JPS5834438U (ja) 波形整形回路
JPH0650045Y2 (ja) 直流交流加算回路
JPH018024Y2 (ja)
RU1793529C (ru) Квадратурный RC-генератор гармонических колебаний
JPH04320102A (ja) システムクロック発振回路
JPS6235742A (ja) Tdma方式受信機のパルスカウンタ形fm復調器
JPS6016144Y2 (ja) 信号の分圧回路
JPS5830321Y2 (ja) 検波回路
SU1688388A1 (ru) Активный RC-фильтр нижних частот
JPS6029685Y2 (ja) 積算器
SU726540A1 (ru) Сглаживающий фильтр-сумматор