JPH01163075A - サーマルプリンタのヘッド制御装置 - Google Patents
サーマルプリンタのヘッド制御装置Info
- Publication number
- JPH01163075A JPH01163075A JP62322444A JP32244487A JPH01163075A JP H01163075 A JPH01163075 A JP H01163075A JP 62322444 A JP62322444 A JP 62322444A JP 32244487 A JP32244487 A JP 32244487A JP H01163075 A JPH01163075 A JP H01163075A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timer
- vpen
- image signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000003708 edge detection Methods 0.000 description 7
- 101000994667 Homo sapiens Potassium voltage-gated channel subfamily KQT member 2 Proteins 0.000 description 6
- 102100034354 Potassium voltage-gated channel subfamily KQT member 2 Human genes 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 241000656145 Thyrsites atun Species 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はサーマルプリンタのヘッド制御装置に関し、
特に、ヘッドに与える所定周期・所定幅の駆動パルスを
生成する部分の技術改良に関する。
特に、ヘッドに与える所定周期・所定幅の駆動パルスを
生成する部分の技術改良に関する。
従来の技術
この発明の対象となるサーマルプリンタの概略構成を第
５図に示している。同図のようにサーマルプリンタの構
成は、主制御装置１と、画信号メモリ２と、サーマルヘ
ッド３と、ヘッド制御装置４とに分かれる。第２図およ
び第４図のタイミングチャートに示すように、主制御装
置１は、メモリ２から１ライン分の画信号ＰＩＸ（以下
ＰＩＸ信号）とクロック信号ＣＬＫをサーマルヘッド３
に直列に出力するときに、へ、ラド制御装置４に与える
画信号有効区間信号ＶＰＥＮ （以下ＶＰＥＮ信号）
をオン（Ｌレベル）ニスル。
５図に示している。同図のようにサーマルプリンタの構
成は、主制御装置１と、画信号メモリ２と、サーマルヘ
ッド３と、ヘッド制御装置４とに分かれる。第２図およ
び第４図のタイミングチャートに示すように、主制御装
置１は、メモリ２から１ライン分の画信号ＰＩＸ（以下
ＰＩＸ信号）とクロック信号ＣＬＫをサーマルヘッド３
に直列に出力するときに、へ、ラド制御装置４に与える
画信号有効区間信号ＶＰＥＮ （以下ＶＰＥＮ信号）
をオン（Ｌレベル）ニスル。
この例ではサーマルヘッド３は４つのブロックに分かれ
ていて、各ブロックに対してヘッド制御装置４から個々
に駆動パルスＥＮＢ１〜ＥＮＢ４が供給され、この４ブ
ロツクでもって１ライン分の記録が行なわれる。
ていて、各ブロックに対してヘッド制御装置４から個々
に駆動パルスＥＮＢ１〜ＥＮＢ４が供給され、この４ブ
ロツクでもって１ライン分の記録が行なわれる。
主制御装置１からのＶＰＥＮ信号がオンからオフに戻る
と、ヘッド制御装置４は、まずＥＮＢＩ信号を時間Ｔ１
だけオン（Ｌレベル）ニジ、−ｔ。
と、ヘッド制御装置４は、まずＥＮＢＩ信号を時間Ｔ１
だけオン（Ｌレベル）ニジ、−ｔ。
ちと（Ｔ２−ＴＩ）の間隔をおいてＥＮＢ２ＮＢ２信号
間Ｔ１だけオンにし、さらに（Ｔ２−ＴＩ）の間隔をお
いてＥＮＢ３信号を時間Ｔ３だけ斉ンにし、また（Ｔ２
−ＴＩ）の間隔をおいてＥＮＢ４信号を時間Ｔ４だけオ
ンする。つまり、４つの出力端に所定間隔で所定幅の駆
動パルスを順番ニ出力する。また、この制御とは別に、
ＶＰＥＮ信号をオフにし、所定時間Ｔ３後にＶＯＲ信号
をオンにする。ＶＯＲ信号がオンになったのを確認した
上で、主制御装置１は次ラインの出力動作を開始する。
間Ｔ１だけオンにし、さらに（Ｔ２−ＴＩ）の間隔をお
いてＥＮＢ３信号を時間Ｔ３だけ斉ンにし、また（Ｔ２
−ＴＩ）の間隔をおいてＥＮＢ４信号を時間Ｔ４だけオ
ンする。つまり、４つの出力端に所定間隔で所定幅の駆
動パルスを順番ニ出力する。また、この制御とは別に、
ＶＰＥＮ信号をオフにし、所定時間Ｔ３後にＶＯＲ信号
をオンにする。ＶＯＲ信号がオンになったのを確認した
上で、主制御装置１は次ラインの出力動作を開始する。
ヘッド制御装置４は以上のような制御機能をはたす部分
であるが、この装置４の従来の代表的な構成と動作を第
３図および第４図に示している。
であるが、この装置４の従来の代表的な構成と動作を第
３図および第４図に示している。
第３図において、ｖＰＥＮ信号がオンになると立下シエ
ッヂ検出回路２１がこれを検出し、その検出信号でタイ
マｎが起動される。タイマ乙には上記の時間Ｔ３がＣＰ
Ｕ２６によってプリセットされて、いる。ＣＰＵ２６は
、立下りエッヂ検出回路２１の出力に応答してＶＯＲ信
号をオフにし、タイマｎがタイムアツプしたときにＶＯ
Ｒ信号をオンにする。
ッヂ検出回路２１がこれを検出し、その検出信号でタイ
マｎが起動される。タイマ乙には上記の時間Ｔ３がＣＰ
Ｕ２６によってプリセットされて、いる。ＣＰＵ２６は
、立下りエッヂ検出回路２１の出力に応答してＶＯＲ信
号をオフにし、タイマｎがタイムアツプしたときにＶＯ
Ｒ信号をオンにする。
ＶＰＥＮ信号がオフすると立上りエッヂ検出回路ｎがこ
れを検出し、その検出信号によってタイマＵとタイマ５
が起動される。タイマＵには上記時間Ｔ２が、タイマ５
には時間Ｔ１がそれぞれＣＰＵ２６によってプリセット
されている。ＣＰＵ２６は、まず立上りエッヂ検出回路
乙の出力に応答してＥＮＢｌをオンにし、タイマ５がタ
イムアツプしたらＥＮＢ １信号をオフにし、タイマツ
がタイムアツプしたらＥＮＢ２信号をオンにする。タイ
マＵのタイムアツプ信号によってタイマツとタイマ５が
再起動される。次にタイマ５がタイムアツプしたらＥＮ
Ｂ２信号をオフにし、タイマツがタイムアツプしたらＥ
ＮＢ３ＮＢ３信号にする。この動作をＥＮＢ４ＮＢ４信
号り返す。
れを検出し、その検出信号によってタイマＵとタイマ５
が起動される。タイマＵには上記時間Ｔ２が、タイマ５
には時間Ｔ１がそれぞれＣＰＵ２６によってプリセット
されている。ＣＰＵ２６は、まず立上りエッヂ検出回路
乙の出力に応答してＥＮＢｌをオンにし、タイマ５がタ
イムアツプしたらＥＮＢ １信号をオフにし、タイマツ
がタイムアツプしたらＥＮＢ２信号をオンにする。タイ
マＵのタイムアツプ信号によってタイマツとタイマ５が
再起動される。次にタイマ５がタイムアツプしたらＥＮ
Ｂ２信号をオフにし、タイマツがタイムアツプしたらＥ
ＮＢ３ＮＢ３信号にする。この動作をＥＮＢ４ＮＢ４信
号り返す。
発明が解決しようとする問題点
上述したように従来のヘッド制御装置では、画信号入力
許可信号ＶＯＲのオフ時間Ｔ３と、駆動パルスＥＮＢ１
〜ＥＮＢ４のオン時間（パルス幅）Ｔ１と、ＥＮＢ １
〜ＥＮＢ４信号の送出周期Ｔ２とを、それぞれ別々のタ
イマｎ１タイマ５、タイマツで管理していた。つまシタ
イマを３個使っていた。そのためにハードウェアのコス
トがかさみ、装置全体のコストダウンを図る上での比較
的大きな障害になっていた。
許可信号ＶＯＲのオフ時間Ｔ３と、駆動パルスＥＮＢ１
〜ＥＮＢ４のオン時間（パルス幅）Ｔ１と、ＥＮＢ １
〜ＥＮＢ４信号の送出周期Ｔ２とを、それぞれ別々のタ
イマｎ１タイマ５、タイマツで管理していた。つまシタ
イマを３個使っていた。そのためにハードウェアのコス
トがかさみ、装置全体のコストダウンを図る上での比較
的大きな障害になっていた。
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、使用するタイマの個数を少なくシ、ハー
ドウェアの構成が簡単で安価になるようにしたサーマル
プリンタのヘッド制御装置を提供することにある。
、その目的は、使用するタイマの個数を少なくシ、ハー
ドウェアの構成が簡単で安価になるようにしたサーマル
プリンタのヘッド制御装置を提供することにある。
問題点を解決するための手段
そこで本発明では、主制御装置からの画信号有効区間信
号に応答して１つのタイマを起動し、このタイマの計時
値と予め定めてある設定値とを比較することで、複数の
出力端に所定間隔で所定幅の駆動パルスを順番に出力す
るとともに、上記主制御装置に対する画信号入力許可信
号を発生する構成とした。
号に応答して１つのタイマを起動し、このタイマの計時
値と予め定めてある設定値とを比較することで、複数の
出力端に所定間隔で所定幅の駆動パルスを順番に出力す
るとともに、上記主制御装置に対する画信号入力許可信
号を発生する構成とした。
作用
画信号有効区間信号が変化してから１２イン分の処理期
間の間は上記タイマによって連続して時間が計られる。
間の間は上記タイマによって連続して時間が計られる。
このタイマの計時値が所定の設定値に達するごとに、駆
動パルスを変化させたり、画信号入力許可信号を変化さ
せたりすることで、従来と同様な制御機能が具現化する
。
動パルスを変化させたり、画信号入力許可信号を変化さ
せたりすることで、従来と同様な制御機能が具現化する
。
実施例
第５図に示したサーマルプリンタの全体構成は本発明の
実施例にも共通する。本発明の一実施例によるヘッド制
御装置の構成と動作を第１図および第２図に示している
。
実施例にも共通する。本発明の一実施例によるヘッド制
御装置の構成と動作を第１図および第２図に示している
。
第１図において、画信号有効区間信号ＶＰ ＥＮがオン
すると、これに応答してＣＰ Ｕ １３は画信号入力許
可信号ＶＯＲをオフにする。次にＶＰＥＮ信号がオフす
ると、立上りエッヂ検出回路１１がそれを検出し、その
検出信号によってタイマ１２が起動される。また、この
ときの立上シエッヂ検出信号に応答し、ＣＰＵ１３はま
ずＥＮＢ１信号をオンにする。
すると、これに応答してＣＰ Ｕ １３は画信号入力許
可信号ＶＯＲをオフにする。次にＶＰＥＮ信号がオフす
ると、立上りエッヂ検出回路１１がそれを検出し、その
検出信号によってタイマ１２が起動される。また、この
ときの立上シエッヂ検出信号に応答し、ＣＰＵ１３はま
ずＥＮＢ１信号をオンにする。
タイマ１２の起動後ＣＰ Ｕ １３はその計時値Ｔｘを
常時監視し、Ｔｘに従って次の制御を行なう。
常時監視し、Ｔｘに従って次の制御を行なう。
■ Ｔｘ＝Ｔ１になったらＥＮＢ１信号をオフにする。
■ Ｔｘ＝Ｔ２になったらＥＮＢ２信号をオンにする。
■ Ｔｘ＝７２＋ＴＩになったらＥＮＢ２信号をオフに
する。
する。
■ Ｔｘ＝２ＸＴ２になったらＥＮＢ３ＮＢ３信号にす
る。
る。
■ Ｔｘ＝２ＸＴ２＋ＴＩになったらＥＮＢ３ＮＢ３信
号にする。
号にする。
■ Ｔｘ＝３ＸＴ２になったらＥＮＢ４ＮＢ４信号にす
る。
る。
■ Ｔｘ＝３ＸＴ２＋Ｔ１になったらＥＮＢ４ＮＢ４信
号にする。
号にする。
この制御系と並行して、Ｔｘ＝Ｔ４になったらＶＯＲ信
号をオンにする。以上が１ライン分の制御であり、ライ
ン毎にこの動作を繰り返す。
号をオンにする。以上が１ライン分の制御であり、ライ
ン毎にこの動作を繰り返す。
上記の定数Ｔ１、Ｔ２、Ｔ４はＣＰＵ１３に予め設定し
ておく。
ておく。
発明の効果
以上詳細に説明したように、この発明によれば、画信号
入力許可信号のオフ期間の管理と、駆動パルスのパルス
幅および送出周期の管理とが１つのタイマを使用した回
路で統一的に行なわれるので、装置の構成が従来より簡
単になり、より一層のコストダウンを実現することがで
きる。
入力許可信号のオフ期間の管理と、駆動パルスのパルス
幅および送出周期の管理とが１つのタイマを使用した回
路で統一的に行なわれるので、装置の構成が従来より簡
単になり、より一層のコストダウンを実現することがで
きる。
第１図は本発明の一実施例によるヘクト制御装置の概略
構成図、第２図は第１図の装置のタイミングチャート、
第３図は従来のヘッド制御装置の概略構成図、第４図は
第３図の装置のタイミングチャート、第５図はサーマル
プリンタの全体的な概略構成図である。 １１・・・立上シエッヂ検出回路、１２・・・タイマ、
１３・・・ＣＰＵ、ＶＰＥＮ・・・画信号有効区間信号
、ＶＯＲ・・・画信号入力許可信号、ＥＮＢＩ−ＥＮＢ
４・・・駆動パルス。
構成図、第２図は第１図の装置のタイミングチャート、
第３図は従来のヘッド制御装置の概略構成図、第４図は
第３図の装置のタイミングチャート、第５図はサーマル
プリンタの全体的な概略構成図である。 １１・・・立上シエッヂ検出回路、１２・・・タイマ、
１３・・・ＣＰＵ、ＶＰＥＮ・・・画信号有効区間信号
、ＶＯＲ・・・画信号入力許可信号、ＥＮＢＩ−ＥＮＢ
４・・・駆動パルス。
Claims (1)
- 主制御装置からの画信号有効区間信号に応答して起動さ
れる１つのタイマと、このタイマの計時値と予め定めて
ある設定値とを比較することで、複数の出力端に所定間
隔で所定幅の駆動パルスを順番に出力するとともに、上
記主制御装置に対する画信号入力許可信号を発生する信
号生成手段とを備えたサーマルプリンタのヘッド制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322444A JPH01163075A (ja) | 1987-12-18 | 1987-12-18 | サーマルプリンタのヘッド制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62322444A JPH01163075A (ja) | 1987-12-18 | 1987-12-18 | サーマルプリンタのヘッド制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01163075A true JPH01163075A (ja) | 1989-06-27 |
Family
ID=18143738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62322444A Pending JPH01163075A (ja) | 1987-12-18 | 1987-12-18 | サーマルプリンタのヘッド制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01163075A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5139818A (en) * | 1974-09-28 | 1976-04-03 | Shin Meiwa Ind Co Ltd | Jinkaishushusha no jinkaishorisochi |
| JPS573081A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Multichannel digital timer |
| JPS61224773A (ja) * | 1985-03-29 | 1986-10-06 | Victor Co Of Japan Ltd | 感熱転写階調制御装置 |
| JPS62152763A (ja) * | 1985-12-27 | 1987-07-07 | Hitachi Ltd | ビデオプリンタの感熱ヘツド駆動回路 |
-
1987
- 1987-12-18 JP JP62322444A patent/JPH01163075A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5139818A (en) * | 1974-09-28 | 1976-04-03 | Shin Meiwa Ind Co Ltd | Jinkaishushusha no jinkaishorisochi |
| JPS573081A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Multichannel digital timer |
| JPS61224773A (ja) * | 1985-03-29 | 1986-10-06 | Victor Co Of Japan Ltd | 感熱転写階調制御装置 |
| JPS62152763A (ja) * | 1985-12-27 | 1987-07-07 | Hitachi Ltd | ビデオプリンタの感熱ヘツド駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01163075A (ja) | サーマルプリンタのヘッド制御装置 | |
| SU684731A1 (ru) | Синхронизатор импульсов | |
| US5327525A (en) | System for readying host device to transfer data to recording device in response to gating signal sent from recording device | |
| SU1649684A1 (ru) | Устройство стабилизации амплитуды видеосигнала | |
| JP2602355B2 (ja) | 固体撮像素子の駆動回路 | |
| JP2784654B2 (ja) | 記録制御装置 | |
| CA2031934A1 (en) | Flywheel circuit | |
| JP2790748B2 (ja) | シリアルデータ通信装置 | |
| JP3078865B2 (ja) | 超音波検知装置 | |
| JPH04369701A (ja) | Ｐｃのデータ処理方式 | |
| SU752338A1 (ru) | Устройство дл управлени оперативной пам тью | |
| SU1629969A1 (ru) | Устройство дл формировани импульсов | |
| JPH05162358A (ja) | 熱式記録装置 | |
| JPS587956A (ja) | デ−タ伝送方法 | |
| JPH04134958A (ja) | 画像処理装置 | |
| JP3715708B2 (ja) | パルスモータ制御装置及び方法 | |
| JPS63232712A (ja) | ダイナミツク方式プログラマブルロジツクアレイ | |
| SU780035A1 (ru) | Устройство регенерации информации дл динамического блока матричной пам ти | |
| JPH0370357A (ja) | 記録制御回路 | |
| JPH0514972A (ja) | 状変データ伝送方式 | |
| SU1453405A1 (ru) | Устройство управлени обращени ми | |
| SU1758847A1 (ru) | Устройство дл формировани пакетных ошибок | |
| JPH0129892Y2 (ja) | ||
| JPH06159778A (ja) | 空気調和機の遠隔制御装置 | |
| JPS62182943A (ja) | ウオツチドツグタイマ回路 |