JPH01161585A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH01161585A JPH01161585A JP31894787A JP31894787A JPH01161585A JP H01161585 A JPH01161585 A JP H01161585A JP 31894787 A JP31894787 A JP 31894787A JP 31894787 A JP31894787 A JP 31894787A JP H01161585 A JPH01161585 A JP H01161585A
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistor
- voltage
- operational amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、2つの入力電圧の積に比例した電圧を出力す
る乗算器に関する。
る乗算器に関する。
(従来の技術)
第2図は、この種の従来の乗算器の回路ブロック図であ
る。この従来の乗算器は、第1および第2の入力電圧の
eaおよびeゎをそれぞ第1および第2の対数変換回路
51および53で対数変換している。この対数変換され
た第1および第2の対数変換回路51および53からの
出力電圧e およびeaはそれぞれ次のようになる。
る。この従来の乗算器は、第1および第2の入力電圧の
eaおよびeゎをそれぞ第1および第2の対数変換回路
51および53で対数変換している。この対数変換され
た第1および第2の対数変換回路51および53からの
出力電圧e およびeaはそれぞれ次のようになる。
ec=log ea
ed=10geb
そして、これらの対数変換された□各出力電圧e。
およびedを加算回路55でアナログ加算し、該加算回
路55から次式に示す出力電圧etが出力される。
路55から次式に示す出力電圧etが出力される。
e =e +ed
c
=loge +loa eb
a
=Iog (e −J、 )
加算回路55からの出力電圧erは逆対数変換回路57
に供給され、該逆対数変換回路57から次式に示す出力
電圧eaが出力される。
に供給され、該逆対数変換回路57から次式に示す出力
電圧eaが出力される。
e ””arC100e(
=ea eb
この逆対数変換回路57の出力電圧egは2つの入力電
圧eaおよびebの積に比例した電圧となっている。
圧eaおよびebの積に比例した電圧となっている。
(発明が解決しようとする問題点)
上述した従来の乗算器は、対数変換回路、加算回路およ
び逆対数変換回路のような複雑な回路をいくつか使用し
ているため、回路構成が比較的複雑であるという問題が
ある。
び逆対数変換回路のような複雑な回路をいくつか使用し
ているため、回路構成が比較的複雑であるという問題が
ある。
本発明は、上記に鑑みてなされたもので、その目的とす
るところは、簡単な回路構成により入力信号の積に比例
した出力信号を高精度に得ることができる乗算器を提供
することにある。
るところは、簡単な回路構成により入力信号の積に比例
した出力信号を高精度に得ることができる乗算器を提供
することにある。
[発明の構成]
(問題点を解決するための手段)
上記問題点を解決するため、本発明の乗算器は、第1の
入力信号と第2の入力信号との積に比例した出力信号を
発生する乗算器であって、第1の入力信号が一方の入力
に供給される第1の演算増幅器と、該第1の演算増幅器
の出力信号に応じて同じ比率で変化し、互いに所定の関
係の抵抗値を有する第1および第2の抵抗と、前記第1
の抵抗の値に比例した信号を第1の抵抗の両端間に発生
させるべく第1の抵抗に定電流を供給する定電流手段と
、該定電流手段により前記第1の抵抗の両端間に発生す
る信号を前記第1の演算増幅器の他方の入力に供給する
供給手段と、第2の入力信号が反転入力に供給され、前
記第2の抵抗が反転入力と出力との間に接続され、出力
から前記第1および第2の入力信号の積に比例した信号
が出力される第2の演算増幅器からなる反転増幅器とを
有することを要旨とする。
入力信号と第2の入力信号との積に比例した出力信号を
発生する乗算器であって、第1の入力信号が一方の入力
に供給される第1の演算増幅器と、該第1の演算増幅器
の出力信号に応じて同じ比率で変化し、互いに所定の関
係の抵抗値を有する第1および第2の抵抗と、前記第1
の抵抗の値に比例した信号を第1の抵抗の両端間に発生
させるべく第1の抵抗に定電流を供給する定電流手段と
、該定電流手段により前記第1の抵抗の両端間に発生す
る信号を前記第1の演算増幅器の他方の入力に供給する
供給手段と、第2の入力信号が反転入力に供給され、前
記第2の抵抗が反転入力と出力との間に接続され、出力
から前記第1および第2の入力信号の積に比例した信号
が出力される第2の演算増幅器からなる反転増幅器とを
有することを要旨とする。
(作用)
本発明の乗算器では、第1の入力信号が一方の入力に供
給される第1の演算増幅器の出力信号に応じて、所定の
関係を有する第1および第2の抵抗の値を同じ比率で変
化させ、第1の抵抗の値に比例した信号を第1の演算増
幅器の他方の入力に供給することにより第1の抵抗の値
を第1の入力信号に対応して変化させ、第1の抵抗の値
と同じ比率で変化する第2の抵抗を第2の演算増幅器の
反転入力と出力との間に接続して反転増幅器を構成し、
該反転増幅器の反転入力に第2の入力信号を供給するこ
とにより反転増幅器から第1および第2の入力信号の槓
に比例した出力信号が得られる。
給される第1の演算増幅器の出力信号に応じて、所定の
関係を有する第1および第2の抵抗の値を同じ比率で変
化させ、第1の抵抗の値に比例した信号を第1の演算増
幅器の他方の入力に供給することにより第1の抵抗の値
を第1の入力信号に対応して変化させ、第1の抵抗の値
と同じ比率で変化する第2の抵抗を第2の演算増幅器の
反転入力と出力との間に接続して反転増幅器を構成し、
該反転増幅器の反転入力に第2の入力信号を供給するこ
とにより反転増幅器から第1および第2の入力信号の槓
に比例した出力信号が得られる。
(実施例)
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の一実施例に係る乗算器の回路図である
。同図に示す乗算器は、入力端子1および2にそれぞれ
供給される第1および第2の入力電圧e、およびe、の
積に比例しな電圧を出力J 端子7から出力する回路である。入力端子1に供給され
る第1の入力電圧e、は第1の演算増幅器3の反転入力
に供給され、入力端子2に供給される第2の入力電圧e
jは反転増幅器を構成する第2の演算増幅器6の反転入
力に抵抗9を介して供給されている。
。同図に示す乗算器は、入力端子1および2にそれぞれ
供給される第1および第2の入力電圧e、およびe、の
積に比例しな電圧を出力J 端子7から出力する回路である。入力端子1に供給され
る第1の入力電圧e、は第1の演算増幅器3の反転入力
に供給され、入力端子2に供給される第2の入力電圧e
jは反転増幅器を構成する第2の演算増幅器6の反転入
力に抵抗9を介して供給されている。
第1の演算増幅器3の出力は抵抗8を介して例えばLE
D−CdSフォトカグラのような抵抗可変素子5の発光
ダイオード5aのアノードに接続され、第1の演算増幅
器3からの出力電流が抵抗8を介して発光ダイオード5
aに流れ、これにより発光ダイオード5aが発光するよ
うになっている0発光ダイオード5aは、前記発光ダイ
オード5a以外に、該発光ダイオード5aが発する光を
受けて抵抗値が同じ比率で変化する第1および第2の抵
抗5bおよび5cを有する。
D−CdSフォトカグラのような抵抗可変素子5の発光
ダイオード5aのアノードに接続され、第1の演算増幅
器3からの出力電流が抵抗8を介して発光ダイオード5
aに流れ、これにより発光ダイオード5aが発光するよ
うになっている0発光ダイオード5aは、前記発光ダイ
オード5a以外に、該発光ダイオード5aが発する光を
受けて抵抗値が同じ比率で変化する第1および第2の抵
抗5bおよび5cを有する。
抵抗可変素子5の第1の抵抗5bの一端は前記第1の演
算増幅器3の非反転入力に接続されるとともに、定電流
源4に接続され、該定電流源4によって供給される定電
流■1によって第1の抵抗5bの抵抗値に比例した電圧
が第1の演算増幅器3の非反転入力に供給されるように
なっている。
算増幅器3の非反転入力に接続されるとともに、定電流
源4に接続され、該定電流源4によって供給される定電
流■1によって第1の抵抗5bの抵抗値に比例した電圧
が第1の演算増幅器3の非反転入力に供給されるように
なっている。
また、抵抗可変素子5の第2の抵抗5cは前記第2の演
算増幅器6の反転入力と出方との間に接続され、該反転
入力と入力端子2との間に接続されている抵抗9とによ
って第2の演算増幅器6を反転増幅器として構成してい
る。該第2の演算増幅器6の出力が出力端子7に接続さ
れている。
算増幅器6の反転入力と出方との間に接続され、該反転
入力と入力端子2との間に接続されている抵抗9とによ
って第2の演算増幅器6を反転増幅器として構成してい
る。該第2の演算増幅器6の出力が出力端子7に接続さ
れている。
なお、第2の演算増幅器6の非反転入力は反転増幅器を
構成すべくアースに接続され、第1の抵抗5bの他端お
よび発光ダイオード5aのカソードもアースに接続され
ている。
構成すべくアースに接続され、第1の抵抗5bの他端お
よび発光ダイオード5aのカソードもアースに接続され
ている。
以上のように構成された乗算器の作用を次に説明する。
第1の演算増幅器3の非反転入力には定電流源4からの
定電流■1によって第1の抵抗5bに発生する電圧er
が供給されているが、第1の演算増幅器3はこの電圧e
rが反転入力に供給されている第1の入力電圧e、に等
しくなるように出力電圧e。を発生し、この出力電圧e
、は抵抗8を介して発光ダイオード5aに供給され、発
光ダイオード5aはこの出力電圧ecによる電流に応じ
て発光し、この発光量に応じて第1の抵抗5bおよび第
2の抵抗5Cの抵抗値が変化する。従って、第1の抵抗
5bおよび第2の抵抗5Cの抵抗値は第1の演算増幅器
3に供給される第1の入力電圧e・に応じて変化する。
定電流■1によって第1の抵抗5bに発生する電圧er
が供給されているが、第1の演算増幅器3はこの電圧e
rが反転入力に供給されている第1の入力電圧e、に等
しくなるように出力電圧e。を発生し、この出力電圧e
、は抵抗8を介して発光ダイオード5aに供給され、発
光ダイオード5aはこの出力電圧ecによる電流に応じ
て発光し、この発光量に応じて第1の抵抗5bおよび第
2の抵抗5Cの抵抗値が変化する。従って、第1の抵抗
5bおよび第2の抵抗5Cの抵抗値は第1の演算増幅器
3に供給される第1の入力電圧e・に応じて変化する。
なお、第1の抵抗5bおよび第2の抵抗5Cの抵抗値は
発光ダイオード5aに流れる電流値が大きいほど小さく
なるようになっている。
発光ダイオード5aに流れる電流値が大きいほど小さく
なるようになっている。
従って、今、第1の抵抗5bの抵抗値をR1とすると、
次式が成立する。
次式が成立する。
e =11・R1−(1)
「
ei=e。
=11・R1・・・(2)
R1=e・/!1 ・・・(3)
すなわち、第1の抵抗5bの抵抗値R1は第1の入力電
圧e・に比例する。
すなわち、第1の抵抗5bの抵抗値R1は第1の入力電
圧e・に比例する。
一方、第2の入力電圧e、を供給されている第2の演算
増幅器6は反転増幅器を構成しており、第2の抵抗5C
および抵抗9の抵抗値をそれぞれR2およびR3とする
と、第2の演算増幅器6の出力電圧e。は次式のように
なる。
増幅器6は反転増幅器を構成しており、第2の抵抗5C
および抵抗9の抵抗値をそれぞれR2およびR3とする
と、第2の演算増幅器6の出力電圧e。は次式のように
なる。
eo=−(R2/R3)−ej (4)ここで
、第1の抵抗5bおよび第2の抵抗5c’の抵抗値R2
およびR3は同じ抵抗値および特性を有し、発光ダイオ
ード5aの発光量に応じて同じ比率で変化するため、(
3)式から次のようになる。
、第1の抵抗5bおよび第2の抵抗5c’の抵抗値R2
およびR3は同じ抵抗値および特性を有し、発光ダイオ
ード5aの発光量に応じて同じ比率で変化するため、(
3)式から次のようになる。
R2=R1
=e、/It ・・・(5)言
次に、(5)式を(4)式に代入すると、第2の演算増
幅器6の出力電圧e0は次式のようになる。
幅器6の出力電圧e0は次式のようになる。
e = −(e ・ ・ e−)/ (It ・
R3)0 1 」 すなわち、この式かられかるように、第2の演算増幅器
6から第1の入力電圧e、および第2の入力電圧e・の
積に比例した出力電圧e。を得ることができるのである
。
R3)0 1 」 すなわち、この式かられかるように、第2の演算増幅器
6から第1の入力電圧e、および第2の入力電圧e・の
積に比例した出力電圧e。を得ることができるのである
。
なお、上記実施例では、第1の抵抗5bおよび第2の抵
抗5cを同じ抵抗値を有するものとして説明しているが
、両抵抗値は同じである必要はなく、両抵抗値間の所定
の関係が明確にわかっていればよいものである。
抗5cを同じ抵抗値を有するものとして説明しているが
、両抵抗値は同じである必要はなく、両抵抗値間の所定
の関係が明確にわかっていればよいものである。
また、上記実施例の乗算器は電圧信号を扱う回路構成と
して形成されているが、電流信号を扱うように構成する
こともできる。更に、抵抗可変素子5は一例としてLE
D−CdSフォトカプラを挙げ、その回路記号で回路構
成を示しているが、他の抵抗可変素子を使用してもよい
ことは勿論である。
して形成されているが、電流信号を扱うように構成する
こともできる。更に、抵抗可変素子5は一例としてLE
D−CdSフォトカプラを挙げ、その回路記号で回路構
成を示しているが、他の抵抗可変素子を使用してもよい
ことは勿論である。
[発明の効果]
以上説明したように、本発明のよれば、第1の入力信号
が一方の入力に供給される第1の演算増幅器の出力信号
に応じて、所定の関係を有する第1および第2の抵抗の
値を同じ比率で変化させ、第1の抵抗の値に比例した信
号を第1の演算増幅器の他方の入力に供給することによ
り第1の抵抗の値を第1の入力信号に対応して変化させ
、これにより第1の抵抗の値と同じ比率で変化する第2
の抵抗を第1の入力信号に応じて変化させるとともに、
該第2の入力信号を第2の演算増幅器の反転入力と出力
との間に接続して反転増幅器を構成し、該反転増幅器の
反転入力に第2の入力信号を供給することにより反転増
幅器から第1および第2の入力信号の積に比例した出力
信号が得られるので、基本的には2つの演算増幅器、第
1の演算増幅器の出力に応じて同じように変化する例え
ばLED−CdSフォトカプラ等で構成される第1およ
び第2の抵抗により簡単かつ安価に構成できる。
が一方の入力に供給される第1の演算増幅器の出力信号
に応じて、所定の関係を有する第1および第2の抵抗の
値を同じ比率で変化させ、第1の抵抗の値に比例した信
号を第1の演算増幅器の他方の入力に供給することによ
り第1の抵抗の値を第1の入力信号に対応して変化させ
、これにより第1の抵抗の値と同じ比率で変化する第2
の抵抗を第1の入力信号に応じて変化させるとともに、
該第2の入力信号を第2の演算増幅器の反転入力と出力
との間に接続して反転増幅器を構成し、該反転増幅器の
反転入力に第2の入力信号を供給することにより反転増
幅器から第1および第2の入力信号の積に比例した出力
信号が得られるので、基本的には2つの演算増幅器、第
1の演算増幅器の出力に応じて同じように変化する例え
ばLED−CdSフォトカプラ等で構成される第1およ
び第2の抵抗により簡単かつ安価に構成できる。
第1図は本発明の一実施例に係る乗算器の回路図、第2
図は従来の乗算器の回路ブロック図である。 3・・・第1の演算増幅器、 4・・・定電流源、 5・・・抵抗可変素子、 5a・・・発光ダイオード、 5b・・・第1の抵抗、 5C・・・第2の抵抗、 6・・・第2の演算増幅器。
図は従来の乗算器の回路ブロック図である。 3・・・第1の演算増幅器、 4・・・定電流源、 5・・・抵抗可変素子、 5a・・・発光ダイオード、 5b・・・第1の抵抗、 5C・・・第2の抵抗、 6・・・第2の演算増幅器。
Claims (1)
- 第1の入力信号と第2の入力信号との積に比例した出力
信号を発生する乗算器であって、第1の入力信号が一方
の入力(反転入力)に供給される第1の演算増幅器と、
該第1の演算増幅器の出力信号に応じて同じ比率で変化
し、互いに所定の関係の抵抗値を有する第1および第2
の抵抗と、前記第1の抵抗の値に比例した信号を第1の
抵抗の両端間に発生させるべく第1の抵抗に定電流を供
給する定電流手段と、該定電流手段により前記第1の抵
抗の両端間に発生する信号を前記第1の演算増幅器の他
方の入力に供給する供給手段と、第2の入力信号が反転
入力に供給され、前記第2の抵抗が反転入力と出力との
間に接続され、出力から前記第1および第2の入力信号
の積に比例した信号が出力される第2の演算増幅器から
なる反転増幅器とを有することを特徴とする乗算器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31894787A JPH01161585A (ja) | 1987-12-18 | 1987-12-18 | 乗算器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31894787A JPH01161585A (ja) | 1987-12-18 | 1987-12-18 | 乗算器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01161585A true JPH01161585A (ja) | 1989-06-26 |
Family
ID=18104765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31894787A Pending JPH01161585A (ja) | 1987-12-18 | 1987-12-18 | 乗算器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01161585A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009282782A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
JP2009284498A (ja) * | 2001-07-16 | 2009-12-03 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
-
1987
- 1987-12-18 JP JP31894787A patent/JPH01161585A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009284498A (ja) * | 2001-07-16 | 2009-12-03 | Qualcomm Inc | 対数と指数との変換を使用するディジタル電圧増幅器 |
JP2009282782A (ja) * | 2008-05-22 | 2009-12-03 | Sharp Corp | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4099115A (en) | Constant-voltage regulated power supply | |
US4109214A (en) | Unbalanced-to-balanced signal converter circuit | |
GB2122831A (en) | Voltage to current converting amplifiers | |
JPH0544845B2 (ja) | ||
JPS5820482B2 (ja) | 増巾器 | |
US3909628A (en) | Voltage-to-current converter and function generator | |
JP3216134B2 (ja) | 指数的な利得制御を行う増幅回路 | |
JPH01161585A (ja) | 乗算器 | |
US6466085B2 (en) | Amplifier circuit and preconditioning circuit for use in amplifier circuit | |
GB1558871A (en) | Current squaring circuit | |
US4613776A (en) | Voltage to current conversion circuit | |
US3465168A (en) | Nonlinear function generator | |
US4038566A (en) | Multiplier circuit | |
JPH0529856A (ja) | 可変利得増幅器 | |
JP3216753B2 (ja) | D−a変換回路装置 | |
JPS6127224Y2 (ja) | ||
JPH11177397A (ja) | 波形整形回路 | |
JPH0461412A (ja) | Pinダイオード可変減衰器用リニアライザー回路 | |
JPH025419Y2 (ja) | ||
JPH0720969Y2 (ja) | 差動増幅器の利得可変回路 | |
JPH0637451Y2 (ja) | 基準電圧発生回路 | |
RU2035060C1 (ru) | Устройство для регулирования отношения токов в нагрузках | |
KR790001471B1 (ko) | 가변이득 제어회로 | |
JPH026449B2 (ja) | ||
JPS6020610A (ja) | 電圧利得可変増幅器 |