JPH01157239A - 電源バックアップ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えばメモリーや時計ＬＳｉ等をメイン電
源の停電時バックアップする電源バックアップ装置に関
する。

［従来の技術１ 従来、この種の装置としては第４図に示すものが知られ
ている。これは＋５■のメイン電源をＰＮＰＮ上形ンジ
スタ１のエミッタ・コレクタを介して＋５Ｖｃｃとして
メモリーや時計ＬＳｉ等の被バックアップ回路に供給し
ている。前記ＰＮＰＮ上形ンジスタ１のベースと接地間
には抵抗２を介してＮＰＮ形トランジスタ３を接続し、
そのトランジスタ３のベースと前記ＰＮＰＮ上形ンジス
タ１のエミッタとの間にはツェナー電圧が２．７■のツ
ェナーダイオード４と抵抗５との直列回路を接続すると
ともに、そのトランジスタ３のベース・接地間には抵抗
６を接続している。なお、ＰＮＰＮ上形ンジスタ１のコ
レクタ・ベース間には抵抗７が接続されている。

また電圧が２．４ｖ程度の電源バックアップ用のバッテ
リー８を設け、このバッテリー８がらの電圧を充電抵抗
９を介して被バックアップ回路に供給するようにしてい
る。

この従来装置では第５図の（ａ＞に示すようにメイン電
源が立ち上がり１１点電圧が２．７ｖになるとツェナー
ダイオード４が導通しトランジスタ３がオンする。しか
して第５図の（ｂ）に示すように１２点電圧はそれまで
バッテリー８によって２．４ｖあったのがＯｖになる。

こうしてトランジスタ１がオン動作し被バックアップ回
路に対して＋５Ｖのメイン電源から得た＋５Ｖ（３）ｃ
の電圧が供給されるようになる。またこのときバッテリ
ー８は充電抵抗９を介して充電される。

またメイン電源がスイッチオフ等によって停電したとき
にはそのメイン電源の電圧が２．７ｖに低下するとツェ
ナーダイオード４が非導通となり、トランジスタ３がオ
フし、それによりトランジスタ１がオフとなる。こうし
て被バックアップ回路はバッテリー８によって電源がバ
ックアップされるようになる。

［発明が解決しようとする問題点〕 従来装置ではメイン電源が停電状態にあるときには必ず
バッテリー８によって電源バックアップされるので、電
源のバックアップが不必要なとき（例えば製品を輸送し
たり、倉庫に保管る場合で、しかもメモリにデータが何
も設定されていないような長期間未使用状態にする場合
など）でもバッテリー８が装填されていると無駄な放電
が行われ、バッテリー寿命を低下させる問題があった。

そこで本発明は、長期間未使用状態にする場合にはバッ
テリーの放電を禁止でき、バッテリー寿命の低下を防止
できる電源バックアップ装置を提供しようとするもので
ある。

［問題点を解決するための手段］ この発明は、メインＮＷＡの停電時被バックアップ回路
に対して電源をバックアップするバッテリーと、このバ
ッテリーから被バックアップ回路への通電路に直列に介
挿されたスイッチ素子と、通常はスイッチ素子をオフ状
態に保持し、メイン電源が入っているとき信号入力があ
るとスイッチ素子をオン動作するとともにそのオン動作
をメイン１ｉｓｉが停電しても保持するスイッチ素子制
御手段を設けたものである。

［作用コ このような構成の本発明においては、通常はスイッチ素
子制御手段によってスイッチ素子がオフ状態に保持され
ているのでメイン電源が停電状態にあってもバッテリー
は放電しない。従って長期間に亙って未使用状態にする
場合にはこの状態にする。

また？！源バックアップが必要なときにはメイン電源を
投入している状態でスイッチ素子制御手段に信号を入力
してスイッチ素子をオン状態に保持させる。しかしてこ
の状態でメイン電源が停電してもスイッチ素子はオン状
態となっているので被バックアップ回路はバッテリーに
よって電源がバックアップされることになる。

し実施例］ 以下、この発明の実施例を図面を参照して説明する。

第１図に示すように、＋５Ｖのメイン電源をＰＮＰ形の
第１のトランジスタ１１のエミッタ・コレクタを介して
＋５Ｖｃｃとしてメモリーや時計ＬＳｉ等の被バックア
ップ回路に供給している。

前記第１のトランジスタ１１のベースと接地間には抵抗
１２を介してＮＰＮ形の第２のトランジスタ１３を接続
し、その第２のトランジスタ１３のベースと前記第１の
トランジスタ１１のエミッタとの間にはツェナー電圧が
２，７Ｖのツェナーダイオード１４と抵抗１５との直列
回路を接続するとともに、その第２のトランジスタ１３
のベース・接地間には抵抗１６を接続している。なお、
第１のトランジスタ１１のコレクタ・ベース間には抵抗
１７が接続されている。

また電圧が２．４ｖ程度の電源バックアップ用のバッテ
リー１８を設け、このバッテリー１８からの電圧をスイ
ッチ素子としてのＰＮＰ形の第３のトランジスタ１９を
介して被バックアップ回路に供給するようにしている。

前記第３のトランジスタ１９のベース・接地間には抵抗
２０とＮＰＮ形の第４のトランジスタ２１との直列回路
が接続されている。

またＤ形フリップ７０ツブ２２を設け、このフリップ７
Ｏツブ２２のＱ出力端子を抵抗２３を介して前記第４の
トランジスタ２１のベースに接続している。前記フリッ
プ７０ツブ２２のＤ入力端子にはｃｐｕ　＜図示せず）
から電源バックアップを指示する信号Ｄｚが入力される
ようになっている。また前記フリップ７０ツブ２２のＴ
入力端子には２人力形のアンド回路２４の出力が入力さ
れるようになっている。

前記アンド回路２４の一方の入力端子は抵抗２５を介し
て前記第２のトランジスタ１３のコレクタに接続され、
また他方の入力端子には前記ＣＰＵからのストローブ信
号ＳＴＲが抵抗２６を介して入力されるようになってい
る。

なお、前記フリップ７０ツブ２２及びアンド回路２４は
スイッチ素子制御手段を構成するもので、これらには前
記バッテリー１８からの＋５Ｂの電源が直接供給されて
いる。

このような構成の本実施例においては、メイン電源が投
入されるとＰＩ点の電圧は第２図の（ａ）に示すように
立上がる。そして８１点の電圧が２．７■に達するとツ
ェナーダイオード１４が導通し、第２のトランジスタ１
３がオン動作する。

しかして８２点の電圧は第２図の（ｂ）に示すように０
■になる。

第２のトランジスタ１３がオン動作すると第１のトラン
ジスタ１１がオン動作するので、８３点の電圧は第２図
の（Ｃ）に示すように＋５■まで立上がる。

こうして被バックアップ回路にはメイン電源によって＋
５Ｖｃａの電源が供給されるようになる。

この状態でＣＰＵからハイレベルのｌＮｉＮｉツバツク
アップ示する信号Ｄｚが発生すると第２図の（ｄ）に示
すようにＰ４点の電圧がハイレベルとなり、その信号Ｄ
ｚがフリップ７０ツブ２２のＤ入力端子に入力される。

また、ＣＰＵからローレベルパルスのストローブ信号Ｓ
ＴＲが発生すると第２図の＜ｅ＞に示すようにＰｓ点の
電圧は短時間ローレベルに反転する。またアンド回路２
４の一方の入力端子に対する入力はローレベルとなって
いるので、このストローブ信号ＳＴＲの入力によってそ
のアンド回路２４の出力端子、すなわち８６点の電圧は
第２図の（ｆ）に示すように短時間ローレベル信号とな
る。しかしてこの信号の立上がりによってフリップフロ
ップ２２はセット動作を行ないそのＱ出力端子、すなわ
ち１７点の電圧は第２図の（Ｑ）に示すようにハイレベ
ルに反転する。

こうして第４のトランジスタ２１がオン動作し、第３の
トランジスタ１９がオン動作する。そしてフリップ７Ｏ
ツブ２２及びアンド回路２４はバッテリー１８から＋５
Ｂが直接供給されているので７リツプフロツプ２２はセ
ット状態を保持し第３のトランジスタ１９はたとえメイ
ン電源が停電してもオン状態に保持される。

こうしてバッテリー１８による被バックアップ回路の電
源バックアップが可能な状態となる。

従ってこの状態ではメイン電源が投入されているときに
はこの電源の電圧が高いのでバッテリー１８からの電源
の供給は行われないが、メイン電源が停電したときには
第３のトランジスタ１９を介して被バックアップ回路に
バッテリー１８から２．４ｖが供給されてバックアップ
されることになる。

また、フリップフロップ２２がセットされて第３のトラ
ンジスタ１９がオンされ、かつ第３図に示すようにメイ
ン電源が立上がり、第１のトランジスタ１１がオンして
メイン電源から被バックアップ回路に＋５Ｖｃｃ電源が
供給されている状態で、第３図の（ｄ）に示すようにＣ
ＰＵから信号Ｄｚが何等発生しないときにはＣＰＵから
ストローブ信号ＳＴＲが発生すると第３図の（ｆ）に示
すアンド回路２４の出力の立上がりで第３図の（９）に
示すようにフリップフロップ２２がリセットされる。し
かして第４のトランジスタ２１がオフし第３のトランジ
スタ１９もオフする。

従ってこの状態ではバッテリー１８からの電圧が第３の
トランジスタ１９によって遮断されるので、メイン電源
が停電すると被バックアップ回路に対する電源のバック
アップは行われない。

従ってメモリにデータが何もなく、かつ長期間に亙って
未使用状態にしておくときにはこのようにすることによ
ってバッテリー１８の放電はフリップ７０ツブ２２とア
ンド回路２４でのごく僅かの放電にでき、バッテリーの
長寿命を図ることができる。従って製品を長期間倉庫に
保管するときや、海外等に製品を出荷するようなときに
は有用となる。

なお、前記実施例ではスイッチ素子制御手段をフリップ
フロップとアンド回路によって構成したが必ずしもこれ
に限定されるものでないのは勿論である。

［発明の効果］ 以上詳述したようにこの発明によれば、長期間未使用状
態にする場合にはバッテリーの放電を禁止でき、バッテ
リー寿命の低下を防止できる電源バックアップ装置を提
供できるものである。

【図面の簡単な説明】

第１図乃至第３図はこの発明の実施例を示すもので、第
１図は回路図、第２図はバッテリーによる電源バックア
ップを可能にするときの各部の電圧波形図、第３図はバ
ッテリーによる電源バックアップを不能にするときの各
部の電圧波形図、第４図は従来例を示す回路図、第５図
は同従来例の各部の電圧波形図である。 １８・・・バッテリー、１９・・・第３のトランジスタ
（スイッチ素子）、２１・・・第４のトランジスタ、２
２・・・Ｄ形フリップフロップ。 出願人代理人　弁理士　鈴江武彦 第　４　図

Claims (1)

【特許請求の範囲】
1. メイン電源の停電時被バックアップ回路に対して電源を
   バックアップするバッテリーと、このバッテリーから前
   記被バックアップ回路への通電路に直列に介挿されたス
   イッチ素子と、通常は前記スイッチ素子をオフ状態に保
   持し、前記メイン電源が入っているとき信号入力がある
   と前記スイッチ素子をオン動作するとともにそのオン動
   作を前記メイン電源が停電しても保持するスイッチ素子
   制御手段を設けたことを特徴とする電源バックアップ装
   置。