JPH01154677A - フェーダー値記録再生装置 - Google Patents

フェーダー値記録再生装置

Info

Publication number
JPH01154677A
JPH01154677A JP62313553A JP31355387A JPH01154677A JP H01154677 A JPH01154677 A JP H01154677A JP 62313553 A JP62313553 A JP 62313553A JP 31355387 A JP31355387 A JP 31355387A JP H01154677 A JPH01154677 A JP H01154677A
Authority
JP
Japan
Prior art keywords
fader
value
memory
data
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62313553A
Other languages
English (en)
Inventor
Etsuko Kosaka
小坂 悦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62313553A priority Critical patent/JPH01154677A/ja
Publication of JPH01154677A publication Critical patent/JPH01154677A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフェーダ−値記録再生装置に関し、特にテレビ
ジョン画像に縮少・回転等の効果を付与するディジタル
式テレビジョン特殊効果発生装置としてのフェーダ−に
おける効果設定値としてのフェーダー値を記録・再生す
るためのフェーダ−値記録再生装置に関する。
〔従来の技術〕、 従来の技術ではこの種のフェーダ−値を記録し再生する
装置をもたず、従って、上述した特殊効果を付与するフ
ェーダ−を有する装置では手操作によるフェーダ−値設
定を行なっていた。
〔発明が解決しようとする問題点〕
上述した従来のフェーダは、フェーダ−値を記録し再生
する装置を持たず、従って、フェーダーによって行なっ
た制御を再現できないという欠点がある。
本発明の目的は上述した欠点を除去し、フェーダ−の操
作による効果を再現しうるフェーダ−値記録再生装置を
提供することKある。
〔問題点を解決するための手段〕
本発明のフエーメ―値記録再生装置は、テレビジョン画
像に縮少あるいは回転等の特殊効果を付与するフェーダ
−の設定値を受けて所定のクロックでサンプリングした
第1のフェーダ−値を保持するとともに1クロツク前の
第2のフェーダー値と前記第1のフェーダー値との比較
値を差分データとして算出するサンプリング回路と、前
記サンプリング回路から前記比較値を受けつつこの比較
値によって示される前記第1と第2のフェーダ−値が等
しいときは制御データ0を格納し等しくないときには前
記差分データとともに制御データIk格納するメモリ回
路と、前記メモリ回路の格納する制御データを読み出し
つつこの制御データが1のときのみ前記差分データの読
出しを行なったのちこの差分値を基準値に対して累加し
つつ出力するメモリデータ読出し回路とを備えて構成さ
れる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図である。第1図に示
す実施例はサンプリング回路l、メモリ回路2およびメ
モリデータ読出し回路3を備えて構成さnる。サンプリ
ング回路lは、サンプリングクロック発生器11からク
ロックを入力されると、そのときのフェーダ−100の
テジタル値を第1のフェーダ−値としてフェーダ−値保
持器(1)12に保持し、フェーダ−値保持器(2)1
3に格納した1クロック前の第2のフェーダ−値との比
較をとる。
比較の結果、両者の値が等しければ比較器14は0を出
力し、メモリ回路2の制御データメモリ24に0が格納
される。また、両者の値が等しくないときは、比較減算
の結果が差分データメモリ22に格納され、制御データ
メモリ24にはlが格納される。
メモリデータ読み出し回路3では、サンプリング回路l
で格納したメモリΩデータを読み出してフェーダ−値と
して出力する。
読出しクロック発生器31から読出し制御データ保持器
32にクロックが入力されると、読出し制御データ保持
器32には制御データメモリ24の値が読み込まれる。
この場合、読み出された値がOのときは、差分データ保
持器33に差分データメモリ22の値は読み込まれず、
読み出しに値が1のときは、差分データ保持器33に差
分データメモリ22の値が読み込まれるように制御部3
5によって制御され、そのあと差分データ保持器33と
基準値にセットされた出カフニーダー値保持器34の和
を加算器35によって求め、クロックが入力されたとき
外部のフェーダ−値として出力する。
次に、第2図に示すデータが入力されたときを例とし、
フェーダ−値の記録についてさらに詳細に説明する。
初期状態では、lクロック前の出力フェーダ−値保持器
(2)13はクリアしておく。まず1クロ。
りめには、第2図に示すようにフェーダ−値として10
0という値がフェーダー値保持器(1)12に格納され
る。このとき、1クロツク前のフェーダ−を保持するフ
ェーダー値保持器(2)13はクリアされているので、
比較の結果は両者が等しくないフォールス(fajls
e )となる。メモリコントロール(1)21は、比較
結果がフォールスなので差分データメモリ22に書込み
信号を出し、比較器14からの出力100が差分データ
メモリ22に格納される。更に、メモリコントロール(
1)21は、次にデータを格納すべきアドレスを計算す
る。
一方、制御データメモリ24には、比較結果が7オール
スのときlを、また比較内容が等しいトルー(true
 )はoft格納される。この場合は、lが格納される
。メモリコントロール(2) 23は、次にデータを格
納すべきアドレスを計算する。
さて、2クロツクめには、フェーダ−値として102と
いう値がフヱーダー値保持器(1)12に供給される。
このとき、比較器14の出力は2となシ、これが差分デ
ータメモリ22に格納さ扛、更に、制御ブ゛−タメモリ
に1が格納さnる。
このようにして、第2図のデータを制御データメモリ及
び差分データメモリに格納した結果を第3図に示す。次
に、第1図をもとに例として第2図に示すデータが入力
されたときのフェーダ−値の再現動作について説明する
。サンプリングの結果、差分データメモリ22.制御デ
ータメモリ24は第3図のよう罠なっている。
装置起動時には、出力フェーダー値保持器34には0會
セツトしておく。読出しクロック発生器31から読み出
し制御データ保持器32にクロックが入力されると、メ
モリコントロール(2)23から読出し信号が出力され
、読出し制御データ保持器32に制御データメモリ24
のデータが格納される。このデータが1なので、差分デ
ータメモリ22から差分データ保持器33に値100が
格納される。この値と出力フェーダ値保持器34の値0
との和100が出力データ保持器34に格納され、この
値はクロックが入力され九とき外部にフェーダ値として
出力される。
4クロツクめには、読出し制御データ保持器32の値が
0なので、差分データメモリ22の値は読み出されず、
出力デ−タ保持器34の値の更新も行なわれない。従っ
て、クロックが入力されたときには前のクロックと同じ
値が外部に出力され、こうしてフェーダ値が再現できる
〔発明の効果〕
以上説明したように本発明は、フェーダ−値を一定時間
ごとにサンプリングし、それを記録することによってフ
ェーダ−の動きを記憶し、サンプリングしたデータを読
み出すことによってフエーグーの操作を再現できるとい
う効果がある。
また、サンプリングのクロック発生周期と、読出しクロ
ック発生周期を同じ周期にしなければ、時間軸方向の拡
大、縮少の効果も得ることができるという効果がある。
更に、サンプリングしたフェーダ−値全てを記録する方
法と比較してメモリ容量が少量ですむという効果がある
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図はフェーダ
−人力値の一例を示す説明図、第3図は第2図の7工−
ダー人力値による第1図の差分データメモリ22と制御
データメモリ24のメモリ内容を示す説明図である。 l・・・・・・サンプリング回路、2・・・・・・メモ
リ回路、3・・・・・・メモリデータ読出し回路、ll
・・・・・・サンプリングクロック発生器、12・・・
・・・フェーター値保持器(1)、13・・・・・・フ
ェーダ−値保持器(2)、21・・・・・・メモリコン
トロール(1)、22’・・°・°°差分テデーメーF
−’J、23・・・・・・メモリコントロール(2)、
24・・・・・・制御データメモリ、31・・・・・・
読出しクロック発生器、32・・・・・・読出し制御デ
ータ保持器、33・・・・・・差分データ保持器、34
・・・・・・出力フェーダー値保持器、35・・・・−
・加算器、36・旧・・制御器、1o。 ・・・・・・フェーダ−0 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. テレビジョン画像に縮少あるいは回転等の特殊効果を付
    与するフェーダー(fader)の設定値を受けて所定
    のクロックでサンプリングした第1のフェーダー値を保
    持するとともに1クロック前の第2のフェーダー値と前
    記第1のフェーダー値との比較値を差分データとして算
    出するサンプリング回路と、前記サンプリング回路から
    前記比較値を受けつつこの比較値によって示される前記
    第1と第2のフェーダー値が等しいときは制御データ0
    を格納し等しくないときには前記差分データとともに制
    御データ1を格納するメモリ回路と、前記メモリ回路の
    格納する制御データを読み出しつつこの制御データが1
    のときのみ前記差分データの読出しを行なったのちこの
    差分値を基準値に対して累加しつつ出力するメモリデー
    タ読出し回路とを備えて成ることを特徴とするフェーダ
    ー値記録再生装置。
JP62313553A 1987-12-10 1987-12-10 フェーダー値記録再生装置 Pending JPH01154677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62313553A JPH01154677A (ja) 1987-12-10 1987-12-10 フェーダー値記録再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62313553A JPH01154677A (ja) 1987-12-10 1987-12-10 フェーダー値記録再生装置

Publications (1)

Publication Number Publication Date
JPH01154677A true JPH01154677A (ja) 1989-06-16

Family

ID=18042705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62313553A Pending JPH01154677A (ja) 1987-12-10 1987-12-10 フェーダー値記録再生装置

Country Status (1)

Country Link
JP (1) JPH01154677A (ja)

Similar Documents

Publication Publication Date Title
US5740144A (en) Disk reproducing apparatus
JP3222621B2 (ja) 画像信号入出力装置
JPS62243490A (ja) ビデオ編集および処理方法および装置
JPH01154677A (ja) フェーダー値記録再生装置
JP3050149B2 (ja) 映像記録再生装置
US6182259B1 (en) Program for error correcting process included in error correcting device, method, and medium
JPS6255758B2 (ja)
JPS63272191A (ja) 時間軸変動補正回路
JPS6028389A (ja) 静止画像再生装置
JP2530728B2 (ja) 復号化装置
KR900008244Y1 (ko) 자기기록 재생장치의 화상기록 재생회로
JP3141421B2 (ja) 画像記憶装置
JP2734352B2 (ja) 映像メモリー再生方式
JP3158561B2 (ja) データ処理装置
JPH0473336B2 (ja)
JPH01307379A (ja) 磁気記録再生装置
JPS5945607A (ja) 磁気記録再生装置
JPS6229957B2 (ja)
JPH07123353A (ja) 画像信号入出力装置
JPH0449785A (ja) 映像信号記録装置
JPH0278385A (ja) 静止画処理回路
JPH01173982A (ja) 映像・音声シミュレーション方法
KR940024666A (ko) 브이씨알의 가변 속도 데이타 기록재생 회로
JPH0294175A (ja) 画像記録再生装置
JPH01272273A (ja) 映像信号処理装置