JPH01152757A - コンデンサの製造方法 - Google Patents
コンデンサの製造方法Info
- Publication number
- JPH01152757A JPH01152757A JP62313522A JP31352287A JPH01152757A JP H01152757 A JPH01152757 A JP H01152757A JP 62313522 A JP62313522 A JP 62313522A JP 31352287 A JP31352287 A JP 31352287A JP H01152757 A JPH01152757 A JP H01152757A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- region
- polycrystalline silicon
- type
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 12
- -1 arsenic ions Chemical class 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンデンサの製造方法に関し、特に高速バイポ
ーラリニア集積回路に用いられる多結晶シリコンを電極
とするコンデンサの製造方法に関する。
ーラリニア集積回路に用いられる多結晶シリコンを電極
とするコンデンサの製造方法に関する。
従来、高速バイポーラリニア集積回路に用いられるコン
デンサは薄い絶縁膜を保護する目的で電極は多結晶シリ
コンとすることが多い。第3図(a)、(b)は従来の
コンデンサの製造方法を説明するために、工程順に示し
た高速バイポーラリニア集積回路素子の要部の断面図で
ある。第3図(a)はコンデンサ用の薄い絶縁膜309
が形成された時の断面図で、301はP型半導体基板、
302はN+型埋込層、303はN型エピタキシャル層
、304はフィールド絶縁膜、305はP1型絶絶縁離
層、306はN+コレクタ、307はP−ベース、30
8はP+グラフトベースである。第3図(b)はエミッ
タ領域311上のフィールド絶縁膜を除去し全面に多結
晶シリコン312を成長させ、全面に高ドーズのヒ素を
イオン注入した時の断面図である。
デンサは薄い絶縁膜を保護する目的で電極は多結晶シリ
コンとすることが多い。第3図(a)、(b)は従来の
コンデンサの製造方法を説明するために、工程順に示し
た高速バイポーラリニア集積回路素子の要部の断面図で
ある。第3図(a)はコンデンサ用の薄い絶縁膜309
が形成された時の断面図で、301はP型半導体基板、
302はN+型埋込層、303はN型エピタキシャル層
、304はフィールド絶縁膜、305はP1型絶絶縁離
層、306はN+コレクタ、307はP−ベース、30
8はP+グラフトベースである。第3図(b)はエミッ
タ領域311上のフィールド絶縁膜を除去し全面に多結
晶シリコン312を成長させ、全面に高ドーズのヒ素を
イオン注入した時の断面図である。
上述した従来のコンデンサの製造方法は、全面に成長し
た多結晶シリコン312が一部エミッタ領域311と接
触しているものの(ここはP型基板301に対し高イン
ピーダンスである)はとんどがフィールド絶縁膜304
上にある。このため高ドーズのヒ素をイオン注入する時
多結晶シリコン表面に蓄積される正電荷が低インピーダ
ンスを求めてP型基板301に抜けようとする。この時
にコンデンサ用の薄い絶縁膜309が破壊されてしまう
という欠点がある。
た多結晶シリコン312が一部エミッタ領域311と接
触しているものの(ここはP型基板301に対し高イン
ピーダンスである)はとんどがフィールド絶縁膜304
上にある。このため高ドーズのヒ素をイオン注入する時
多結晶シリコン表面に蓄積される正電荷が低インピーダ
ンスを求めてP型基板301に抜けようとする。この時
にコンデンサ用の薄い絶縁膜309が破壊されてしまう
という欠点がある。
本発明のコンデンサの製造方法は、P型半導体基板の一
部にヒ素を拡散しN型エピタキシャル層を形成する工程
と、全面に第1の絶縁膜を形成する工程と、前記N型エ
ピタキシャル層の一部に前記P型半導体基板に到達する
P型絶縁領域を形成する工程と、分離された第1のN型
エピタキシャル層にNPNトランジスタのコレクタ、ベ
ースを形成する工程と、分離された第2のN型エピタキ
シャル層の一部にコンデンサ用の第2の絶縁膜を形成す
る工程と、前記NPN)ランジスタのエミッタとなる領
域と前記第2のN型エピタキシャル層を囲むP型絶縁領
域上の第1の絶縁膜を除去する工程と、全面に多結晶シ
リコンを成長させる工程と、前記第2のN型エピタキシ
ャル層を囲むP型絶縁領域上の前記多結晶シリコンをP
+型或いはN+型にする工程と、前記多結晶シリコン全
面にヒ素をイオン注入し押込む工程と、前記エミッタと
なる領域上と前記第2の絶縁膜上に前記多結晶シリコン
を残す工程とを含んで構成される。
部にヒ素を拡散しN型エピタキシャル層を形成する工程
と、全面に第1の絶縁膜を形成する工程と、前記N型エ
ピタキシャル層の一部に前記P型半導体基板に到達する
P型絶縁領域を形成する工程と、分離された第1のN型
エピタキシャル層にNPNトランジスタのコレクタ、ベ
ースを形成する工程と、分離された第2のN型エピタキ
シャル層の一部にコンデンサ用の第2の絶縁膜を形成す
る工程と、前記NPN)ランジスタのエミッタとなる領
域と前記第2のN型エピタキシャル層を囲むP型絶縁領
域上の第1の絶縁膜を除去する工程と、全面に多結晶シ
リコンを成長させる工程と、前記第2のN型エピタキシ
ャル層を囲むP型絶縁領域上の前記多結晶シリコンをP
+型或いはN+型にする工程と、前記多結晶シリコン全
面にヒ素をイオン注入し押込む工程と、前記エミッタと
なる領域上と前記第2の絶縁膜上に前記多結晶シリコン
を残す工程とを含んで構成される。
本発明によるコンデンサの製造方法によれば、電極形成
のための多結晶シリコンがコンデンサを取り囲むP型絶
縁領域と拡散領域上で接続されているので、高ドーズの
ヒ素イオン注入時の多結晶シリコン表面の正電荷は少な
くともコンデンサ付近ではP型基板に放電される。これ
によりコンデンサ用の薄い絶縁膜が高ドーズのヒ素イオ
ン注入時に保護される。
のための多結晶シリコンがコンデンサを取り囲むP型絶
縁領域と拡散領域上で接続されているので、高ドーズの
ヒ素イオン注入時の多結晶シリコン表面の正電荷は少な
くともコンデンサ付近ではP型基板に放電される。これ
によりコンデンサ用の薄い絶縁膜が高ドーズのヒ素イオ
ン注入時に保護される。
次に、本発明のついて図面を参照して説明する第1図(
a)〜(f)は本発明の一実施例を説明するために工程
順に示した半導体素子の断面図である。
a)〜(f)は本発明の一実施例を説明するために工程
順に示した半導体素子の断面図である。
10〜20Ω・1のP型半導体基板101の一部にヒ素
を10〜20Ω/口の濃度に拡散、押込みして埋込ヒ素
領域102を形成する。1Ω・口のエピタキシャル層1
03を2μmの厚さに形成し、1000℃の熱酸化によ
り3000人のフィールド酸化膜104を形成する。P
型絶縁領域105は従来の方法にて形成する。(第1図
(a))。フィールド酸化膜104の一部を開孔し95
0°Cで15Ω/口のリン拡散を施し、1000℃で押
込、酸化してN+コレクタ106を形成し、続いてフォ
トレジスト等をマスクにしてPベース107、P+グラ
フトベース108を形成する。フィールド酸化膜104
の一部を開孔し900℃にて400人のコンデンサ用酸
化膜109を形成する(第1図(b))。
を10〜20Ω/口の濃度に拡散、押込みして埋込ヒ素
領域102を形成する。1Ω・口のエピタキシャル層1
03を2μmの厚さに形成し、1000℃の熱酸化によ
り3000人のフィールド酸化膜104を形成する。P
型絶縁領域105は従来の方法にて形成する。(第1図
(a))。フィールド酸化膜104の一部を開孔し95
0°Cで15Ω/口のリン拡散を施し、1000℃で押
込、酸化してN+コレクタ106を形成し、続いてフォ
トレジスト等をマスクにしてPベース107、P+グラ
フトベース108を形成する。フィールド酸化膜104
の一部を開孔し900℃にて400人のコンデンサ用酸
化膜109を形成する(第1図(b))。
フィールド酸化膜104のコンデンサ領域を囲むP型絶
縁領域110上を開孔し、同時にNPNトランジスタの
エミッタ開孔部111も設ける。
縁領域110上を開孔し、同時にNPNトランジスタの
エミッタ開孔部111も設ける。
全面に多結晶シリコン112を2500人の厚さに形成
する(第1図(C)〉。
する(第1図(C)〉。
気相成長酸化膜113を5000人の厚さに成長させ、
コンデンサ領域を囲むP型絶縁領域上に位置する部分1
14を開孔する。950℃で30分のホウ素拡散と90
0℃、30分のホウ素押込みを施し、多結晶シリコンの
ホウ素拡散領域115を形成する(第1図(d))。
コンデンサ領域を囲むP型絶縁領域上に位置する部分1
14を開孔する。950℃で30分のホウ素拡散と90
0℃、30分のホウ素押込みを施し、多結晶シリコンの
ホウ素拡散領域115を形成する(第1図(d))。
気相成長酸化膜113を除去し、全面に80Kevで8
X 1015/ cm2のヒ素イオン注入をし、95
0℃、3o分の押込みを行なうことにより、ヒ素ドープ
のi結晶シリコン領域117、エミッタ領域118が形
成される(第1図(e))。
X 1015/ cm2のヒ素イオン注入をし、95
0℃、3o分の押込みを行なうことにより、ヒ素ドープ
のi結晶シリコン領域117、エミッタ領域118が形
成される(第1図(e))。
コンデンサにはコンデンサ電極119、エミッタ上には
エミッタ電極120が残るよう多結晶シリコン117を
エツチングする(第1図(f))。
エミッタ電極120が残るよう多結晶シリコン117を
エツチングする(第1図(f))。
第2図(a)、(b)は本発明の第2の実施例を説明す
るために工程順に示した主要工程の素子の断面図である
。第1図(C)迄は全く同一で、第1図(d)に相当す
る部分において、多結晶シリコン212のコンデンサ領
域を囲むP絶絶縁領域上に位置する部分214に気相成
長酸化膜213をマスクとして950℃、20分のリン
拡散、900℃、10分の押込みを行ない多結晶シリコ
ンのリン拡散領域225を形成する。−船釣にP型絶縁
領域205の表面濃度は10 ”9/cm’以上で高く
、多結晶シリコンのリン拡散領域225とは正常な接合
は形成されず、濡れの多い接合、すなわち低インピーダ
ンスの接合となる(第2図(a))。
るために工程順に示した主要工程の素子の断面図である
。第1図(C)迄は全く同一で、第1図(d)に相当す
る部分において、多結晶シリコン212のコンデンサ領
域を囲むP絶絶縁領域上に位置する部分214に気相成
長酸化膜213をマスクとして950℃、20分のリン
拡散、900℃、10分の押込みを行ない多結晶シリコ
ンのリン拡散領域225を形成する。−船釣にP型絶縁
領域205の表面濃度は10 ”9/cm’以上で高く
、多結晶シリコンのリン拡散領域225とは正常な接合
は形成されず、濡れの多い接合、すなわち低インピーダ
ンスの接合となる(第2図(a))。
気相成長酸化膜213を除去し、多結晶シリコン全面に
80Keyで8 X 10 ”/ cm2のヒ素ドープ
の多結晶シリコン領域217−、エミッタ領域218が
形成される(第2図−(b))。
80Keyで8 X 10 ”/ cm2のヒ素ドープ
の多結晶シリコン領域217−、エミッタ領域218が
形成される(第2図−(b))。
以上の製造方法でもコンデンサ用酸化膜209はヒ素イ
オン注入時、低インピーダンスの接合226の存在によ
り破壊から保護される。
オン注入時、低インピーダンスの接合226の存在によ
り破壊から保護される。
以上説明したように本発明によるコンデンサの製造方法
は、コンデンサ電極としての多結晶シリコンに高ドーズ
のヒ素をイオン注入する前に、あらかじめコンデンサ周
辺の絶縁領域上の多結晶シリコンを絶縁領域と拡散上で
接続しておくことにより、イオン注入時の正電荷を基板
に放電しコンデンサ用絶縁膜の破壊を防止できる効果が
ある。
は、コンデンサ電極としての多結晶シリコンに高ドーズ
のヒ素をイオン注入する前に、あらかじめコンデンサ周
辺の絶縁領域上の多結晶シリコンを絶縁領域と拡散上で
接続しておくことにより、イオン注入時の正電荷を基板
に放電しコンデンサ用絶縁膜の破壊を防止できる効果が
ある。
第1図(a)〜(f)は本発明の一実施例を説明するた
めに工程順に示した半導体素子の断面図、第2図(a>
、(b)は本発明の他の実施例を説明するために工程順
に示した半導体素子の断面図、第3図は従来のコンデン
サの製造方法を説明するなめに工程順に示した半導体素
子の断面図である。 101、.1−0.2..301・・・P型半導体基板
、102.202,302・・・N+型埋込層、103
゜203.303・・・N型エピタキシャル層、104
204.304・・・フィールド酸化膜、105゜20
5.305・・・P型絶縁分離層、106,206.3
.06・・・N+コレクタ、107,207゜307・
・・P−ベース、108,208,308・・・P4グ
ラフトベース、109,209,309・・・コンデン
サ用酸化膜、110.210・・・多結晶シリコンとP
型絶縁領域の接触部、111,211.311・・・エ
ミッタ開孔部、112,212゜312・・・多結晶シ
リコン(ノンドープ)、113.213・・・気相成長
酸化膜、114,214・・・気相成長酸化膜開孔部、
115・・・多結晶シリコンのホウ素拡散領域、116
,216; 31−6・・・エミッタ開孔領域、117
,217.317・・・ヒ素ドープ多結晶シリコン、1
18,218,318・・・エミッタ領域、119・・
・コンデンサ電極、120・・・エミッタ電極、225
・・・多結晶シリコンのリン拡散領域、226・・・低
インピーダンスの接合。
めに工程順に示した半導体素子の断面図、第2図(a>
、(b)は本発明の他の実施例を説明するために工程順
に示した半導体素子の断面図、第3図は従来のコンデン
サの製造方法を説明するなめに工程順に示した半導体素
子の断面図である。 101、.1−0.2..301・・・P型半導体基板
、102.202,302・・・N+型埋込層、103
゜203.303・・・N型エピタキシャル層、104
204.304・・・フィールド酸化膜、105゜20
5.305・・・P型絶縁分離層、106,206.3
.06・・・N+コレクタ、107,207゜307・
・・P−ベース、108,208,308・・・P4グ
ラフトベース、109,209,309・・・コンデン
サ用酸化膜、110.210・・・多結晶シリコンとP
型絶縁領域の接触部、111,211.311・・・エ
ミッタ開孔部、112,212゜312・・・多結晶シ
リコン(ノンドープ)、113.213・・・気相成長
酸化膜、114,214・・・気相成長酸化膜開孔部、
115・・・多結晶シリコンのホウ素拡散領域、116
,216; 31−6・・・エミッタ開孔領域、117
,217.317・・・ヒ素ドープ多結晶シリコン、1
18,218,318・・・エミッタ領域、119・・
・コンデンサ電極、120・・・エミッタ電極、225
・・・多結晶シリコンのリン拡散領域、226・・・低
インピーダンスの接合。
Claims (1)
- P型半導体基板の一部にヒ素を拡散しN型エピタキシ
ャル層を形成する工程と、全面に第1の絶縁膜を形成す
る工程と、前記N型エピタキシャル層の一部に前記P型
半導体基板に到達するP型絶縁領域を形成する工程と、
分離された第1のN型エピタキシャル層にNPNトラン
ジスタのコレクタ,ベースを形成する工程と、分離され
た第2のN型エピタキシャル層の一部にコンデンサ用の
第2の絶縁膜を形成する工程と、前記NPNトランジス
タのエミッタとなる領域と前記第2のN型エピタキシャ
ル層を囲むP型絶縁領域上の第1の絶縁膜を除去する工
程と、全面に多結晶シリコンを成長させる工程と、前記
第2のN型エピタキシャル層を囲むP型絶縁領域上の前
記多結晶シリコンをP^+型或いはN^+型にする工程
と、前記多結晶シリコン全面にヒ素をイオン注入し押込
む工程と、前記エミッタとなる領域上と前記第2の絶縁
膜上に前記多結晶シリコンを残す工程とを含むことを特
徴とするコンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62313522A JPH01152757A (ja) | 1987-12-10 | 1987-12-10 | コンデンサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62313522A JPH01152757A (ja) | 1987-12-10 | 1987-12-10 | コンデンサの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01152757A true JPH01152757A (ja) | 1989-06-15 |
Family
ID=18042324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62313522A Pending JPH01152757A (ja) | 1987-12-10 | 1987-12-10 | コンデンサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01152757A (ja) |
-
1987
- 1987-12-10 JP JP62313522A patent/JPH01152757A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
JPH0557741B2 (ja) | ||
JPS63200568A (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
JPH01152757A (ja) | コンデンサの製造方法 | |
JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
JPH07161729A (ja) | 半導体装置の製造方法 | |
JP3114675B2 (ja) | 半導体装置の製造方法 | |
JP3172997B2 (ja) | Bi−CMOS半導体装置の製造方法 | |
JP3064330B2 (ja) | 半導体装置の製造方法 | |
JPH02241057A (ja) | 半導体集積回路の製造方法 | |
JPS63244768A (ja) | バイポーラ―cmos半導体装置の製造方法 | |
JPS5941851A (ja) | 半導体装置の製造方法 | |
JPH04116933A (ja) | 半導体装置の製造方法 | |
JPH0443673A (ja) | 半導体装置の製造方法 | |
JPS617664A (ja) | 半導体装置およびその製造方法 | |
JPS5966168A (ja) | 半導体装置の製法 | |
JPH01181464A (ja) | バイポーラトランジスタの製造方法 | |
JPH02148849A (ja) | バイポーラトランジスタ | |
JPH0497534A (ja) | 半導体装置の製造方法 | |
JPS6362100B2 (ja) | ||
JPH03159167A (ja) | 半導体集積回路の製造方法 | |
JPH05315347A (ja) | バイポーラトランジスタの製造方法 | |
JPH0364958A (ja) | 半導体装置 | |
JPH01235364A (ja) | コンデンサの製造方法 | |
JPH03180029A (ja) | 半導体装置の製造方法 |