JPH01151097A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH01151097A JPH01151097A JP62310633A JP31063387A JPH01151097A JP H01151097 A JPH01151097 A JP H01151097A JP 62310633 A JP62310633 A JP 62310633A JP 31063387 A JP31063387 A JP 31063387A JP H01151097 A JPH01151097 A JP H01151097A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- analog
- comparator
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（童業上の利用分野）
本発明はサンプルホールド回路に関し、特にその追従性
の信頼性との向上に関する。
の信頼性との向上に関する。
（従来の技術）
従来、この種のサンプルホールド回路は、第２図に示す
ように構成されてＩｎｆｃ、、第２図において、２１は
アナログスイッチ、２２はコンデンサである。
ように構成されてＩｎｆｃ、、第２図において、２１は
アナログスイッチ、２２はコンデンサである。
第２図においては、アナログスイッチ２１の開閉により
、信号線３１上の入力アナログ信号に追従してサンプル
動作が行われる。サンプルされた出力電位は、コンデン
サ２２へ蓄えられる。この電位は次のサンプル時までホ
ールドされ、信号線３３上へサンプルホールド信号とし
て出力される。
、信号線３１上の入力アナログ信号に追従してサンプル
動作が行われる。サンプルされた出力電位は、コンデン
サ２２へ蓄えられる。この電位は次のサンプル時までホ
ールドされ、信号線３３上へサンプルホールド信号とし
て出力される。
アナログスイッチ２１の開閉は、信号線３２上のサンプ
ルホールド信号により制御される。
ルホールド信号により制御される。
（発明が解決しようとする間頌点）
上述した従来のサンプルホールド回路において、追従性
を向上するためにはコンデンサの容量を小さくする必要
があり、保持性を向上するためにはコンデンサの容量を
大きくする必要がある。しかし、追従性と保持性とは相
反する要素であるため、両者を同時に満足させるのは一
般に困難であるという欠点がある。
を向上するためにはコンデンサの容量を小さくする必要
があり、保持性を向上するためにはコンデンサの容量を
大きくする必要がある。しかし、追従性と保持性とは相
反する要素であるため、両者を同時に満足させるのは一
般に困難であるという欠点がある。
また、アナログスイッチの動作量波数によりサンプルホ
ールドの繰返し周波数が制限されるという欠点がある。
ールドの繰返し周波数が制限されるという欠点がある。
本発明の目的は、アナログ入力信号電圧ｔアナログ出力
信号電圧と比較して比較結果を２値侶号で比較器から出
力し、ホールド要求信号によりカウンタの動作分制御し
て比較器より出力される比較結果によりカウンタのデー
タを増分あるいは減分させ、カウンタから出力されたデ
ィジタル信号をアナログ信号電圧へＤ／Ａ変換してアナ
ログ出力信号電圧を得ることにより上記欠点を除去し、
追従性と保持性とを同時に満足できるように構成したサ
ンプルホールド回路を提供することにある。
信号電圧と比較して比較結果を２値侶号で比較器から出
力し、ホールド要求信号によりカウンタの動作分制御し
て比較器より出力される比較結果によりカウンタのデー
タを増分あるいは減分させ、カウンタから出力されたデ
ィジタル信号をアナログ信号電圧へＤ／Ａ変換してアナ
ログ出力信号電圧を得ることにより上記欠点を除去し、
追従性と保持性とを同時に満足できるように構成したサ
ンプルホールド回路を提供することにある。
（間Ｔ点？解決するための手段）
本発明によるサンプルホールド回路は、比較器と、カウ
ンタと、Ｄ／Ａ変換器とを具備して構成したものである
。
ンタと、Ｄ／Ａ変換器とを具備して構成したものである
。
比較器は、アナログ入力信号分アナログ出力信号と比較
し、比較結果を２値信号で出力するためのものである。
し、比較結果を２値信号で出力するためのものである。
カウンタはホールド要求信号により動作が制御され、動
作時には比較結果により値全増分または減分させるため
のものである。
作時には比較結果により値全増分または減分させるため
のものである。
Ｄ／Ａ変換器は、カウンタから出力されるディジタル信
号？アナログ出力信号電圧に変換するためのものである
。
号？アナログ出力信号電圧に変換するためのものである
。
（笑施ｆｐＱ）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるサンプルホールド回路の一実施
例を示すブロック図である。、第１図において、１は比
較器、２はアップダウン方式のカウンタ、３はＤ／Ａ変
換器である。
例を示すブロック図である。、第１図において、１は比
較器、２はアップダウン方式のカウンタ、３はＤ／Ａ変
換器である。
第１図において、比較、！ｉＳ１は信号線、１１・１．
ＩＳ上の＝対のアナログ信号電圧を比較し、比較結果を
２１直信号に変換して信号線１３上へ出力する。
ＩＳ上の＝対のアナログ信号電圧を比較し、比較結果を
２１直信号に変換して信号線１３上へ出力する。
すなわち、信号、１１１１１上のアナログ入力信号α圧
が信号＋ｔｉｌＳ上のアナログ出力信号電圧よりも高い
ときには論理１直％１ ’１を出力し、その逆のときに
は論理値ｓ ｏ ’ｅ出力する。
が信号＋ｔｉｌＳ上のアナログ出力信号電圧よりも高い
ときには論理１直％１ ’１を出力し、その逆のときに
は論理値ｓ ｏ ’ｅ出力する。
カウンタ２は、アップダウン動作を行うもので、信号＠
１３上に送出された比較器１の出力によりカウントアツ
プま念はカウントダウンを行う、、′Ｆなわち、一定時
間ごとに信号１線１３上の比・咬器出力をチエツクし、
例えば論理値１１１ならばカウンタ２の内容？１だけ増
分し、論理値％ＱＩならば】だけ減分する。したがって
、信号線１３上の値が論理値％ＩＩのままであればカウ
ンタ２の内容は１づつの増分が繰返され、論理値１０β
のままであれば逆に減分が繰返される。
１３上に送出された比較器１の出力によりカウントアツ
プま念はカウントダウンを行う、、′Ｆなわち、一定時
間ごとに信号１線１３上の比・咬器出力をチエツクし、
例えば論理値１１１ならばカウンタ２の内容？１だけ増
分し、論理値％ＱＩならば】だけ減分する。したがって
、信号線１３上の値が論理値％ＩＩのままであればカウ
ンタ２の内容は１づつの増分が繰返され、論理値１０β
のままであれば逆に減分が繰返される。
信号線１２上のホールド要求信号が論理値％１βの場合
にはカウンタ２のカウントアツプ動作、するいはカウン
トダウン動作を停止してカウンタ２の内容を保持し、論
理１直１０１の場合には信号線１３上の比較器出力によ
りカウントアツプ、あるいはカウントダウンの動作を行
う。
にはカウンタ２のカウントアツプ動作、するいはカウン
トダウン動作を停止してカウンタ２の内容を保持し、論
理１直１０１の場合には信号線１３上の比較器出力によ
りカウントアツプ、あるいはカウントダウンの動作を行
う。
Ｄ／Ａ変換器３は、カウンタ２から出力され六信号線１
４上のディジタル信号をアナログ信号に変換するもので
ある。Ｄ／Ａ変・夷器３の出力は信号線１５上に送出さ
れ、一部は比較Ｂ１に入力される。
４上のディジタル信号をアナログ信号に変換するもので
ある。Ｄ／Ａ変・夷器３の出力は信号線１５上に送出さ
れ、一部は比較Ｂ１に入力される。
以上の構成により信号線１２上のホールド要求信号が論
理値１０ｐの場合には、信号線１１上のアナログ入力信
号電圧に追従して信号４１ｒｓ上のアナログ出力信号電
圧を送出してサンプル動作に供する。一方、論理値が％
Ｏｌから１１１に変化し六場合には、信号線１１上のア
ナログ入力信号の電圧を保持するホールド動作を論理値
が１１Ｎの期間を通して行う。
理値１０ｐの場合には、信号線１１上のアナログ入力信
号電圧に追従して信号４１ｒｓ上のアナログ出力信号電
圧を送出してサンプル動作に供する。一方、論理値が％
Ｏｌから１１１に変化し六場合には、信号線１１上のア
ナログ入力信号の電圧を保持するホールド動作を論理値
が１１Ｎの期間を通して行う。
（発明の効果）
以上説明したように本発明は、アナログ入力信号電圧を
アナログ出力信号電圧と比較して比較結果を２値侶号で
比較器力島ら出力し、ホールド要求信号によりカラｙり
を動作させて、比較器より出力される比較結果によりカ
ウンタのデータを増分、あるいは減分させ、力９ンタか
ら出力されたディジタル信号をアナログ信号電圧へＤ／
Ａ変換してアナログ出力信号電圧を得ることにより、追
従性と保持性とを向上させることができ、高速に入力信
号に応答できるとともに、長時間にわたって電位を保持
できるので、用途が拡がるとともに、複雑な信号もサン
プル−ホールドできるという効果がある。
アナログ出力信号電圧と比較して比較結果を２値侶号で
比較器力島ら出力し、ホールド要求信号によりカラｙり
を動作させて、比較器より出力される比較結果によりカ
ウンタのデータを増分、あるいは減分させ、力９ンタか
ら出力されたディジタル信号をアナログ信号電圧へＤ／
Ａ変換してアナログ出力信号電圧を得ることにより、追
従性と保持性とを向上させることができ、高速に入力信
号に応答できるとともに、長時間にわたって電位を保持
できるので、用途が拡がるとともに、複雑な信号もサン
プル−ホールドできるという効果がある。
第１図は、本発明によるサンプルホールド回路の一実施
例を示すブロック図である。 第２図は、従来技術によるサンプルホールド回路の一例
を示すブロック図である。 １・・・比較器 ２・・・カウンタ ３曇・・Ｄ／Ａ変換器 ２１・−・アナログスイッチ ２２・・・コンデンサ １１〜Ｉｓ、３１〜３３・・・信号線 特許出願人 日本′電気株式会社 代理人 弁理士 井ノ ロ 壽
例を示すブロック図である。 第２図は、従来技術によるサンプルホールド回路の一例
を示すブロック図である。 １・・・比較器 ２・・・カウンタ ３曇・・Ｄ／Ａ変換器 ２１・−・アナログスイッチ ２２・・・コンデンサ １１〜Ｉｓ、３１〜３３・・・信号線 特許出願人 日本′電気株式会社 代理人 弁理士 井ノ ロ 壽
Claims (1)
- アナログ入力信号をアナログ出力信号と比較して比較結
果を２値信号で出力するための比較器と、ホールド要求
信号により動作が制御され、動作時には前記比較結果に
より値を増分または減分させるためのカウンタと、前記
カウンタから出力されるディジタル信号を前記アナログ
出力信号電圧に変換するためのＤ／Ａ変換器とを具備し
て構成したことを特徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310633A JPH01151097A (ja) | 1987-12-08 | 1987-12-08 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310633A JPH01151097A (ja) | 1987-12-08 | 1987-12-08 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01151097A true JPH01151097A (ja) | 1989-06-13 |
Family
ID=18007603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310633A Pending JPH01151097A (ja) | 1987-12-08 | 1987-12-08 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01151097A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015528A (en) * | 1987-03-30 | 1991-05-14 | Crystallume | Fluidized bed diamond particle growth |
-
1987
- 1987-12-08 JP JP62310633A patent/JPH01151097A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5015528A (en) * | 1987-03-30 | 1991-05-14 | Crystallume | Fluidized bed diamond particle growth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100117880A1 (en) | Variable sized aperture window of an analog-to-digital converter | |
| US4968989A (en) | Switched capacitor filter for use with a digital-to-analog (D/A) converter | |
| US4829302A (en) | Analog/digital converter using the weighing method | |
| CA2138362C (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
| JPH0343810B2 (ja) | ||
| JPH01151097A (ja) | サンプルホールド回路 | |
| JP4089984B2 (ja) | サンプルホールド回路 | |
| JPS5833726B2 (ja) | デルタ変調回路装置 | |
| JPS6348456B2 (ja) | ||
| US4083045A (en) | Mos analog to digital converter | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JPH0446016B2 (ja) | ||
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| SU1656556A1 (ru) | Анализатор экстремумов | |
| KR20030056903A (ko) | 아날로그-디지털 변환장치 | |
| CN115102548A (zh) | 一种基于时间域的高速模拟数字转换电路 | |
| KR910001936Y1 (ko) | A/d변환기의 비교기 회로 | |
| CN117692002A (zh) | 一种模数转换电路及转换方法 | |
| JPH01160219A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPS61280108A (ja) | エンベロ−プ抽出回路 | |
| KR900008271Y1 (ko) | A/d변환기의 에러 조정회로 | |
| SU864547A1 (ru) | Устройство аналого-цифрового преобразовани | |
| JPH06252759A (ja) | アナログ−デジタル変換器 | |
| JPH0349424A (ja) | Ａ／ｄコンバータ | |
| JPH0715326A (ja) | 信号変換装置 |