JPH01149155A - I/oチャネル制御装置 - Google Patents
I/oチャネル制御装置Info
- Publication number
- JPH01149155A JPH01149155A JP30892987A JP30892987A JPH01149155A JP H01149155 A JPH01149155 A JP H01149155A JP 30892987 A JP30892987 A JP 30892987A JP 30892987 A JP30892987 A JP 30892987A JP H01149155 A JPH01149155 A JP H01149155A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- host computer
- device bus
- host
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ホスト・コンピュータとデバイスとを接続す
るI/Oチャネル制御装置に関するものであり、特にデ
バイス側のデバイス・バス権を効率よく獲得できるよう
に改良を施したものである。
るI/Oチャネル制御装置に関するものであり、特にデ
バイス側のデバイス・バス権を効率よく獲得できるよう
に改良を施したものである。
〈従来の技術〉
従来の技術として、例えばマルチホストシステムの例を
第4図に示す。
第4図に示す。
この図において、第1のホスト・コンピュータ1と第2
のホスト・コンピュータ2がそれぞれシステム・バスS
L、S2を介して第1.第2の■/Oチャネル制御装置
(以下ホスト・アダプタと呼ぶ)3.4に接続され、更
にホスト・アダプタ3.4は共有デバイス5が結合され
るデバイス・バスbに接続される。尚、共有デバイス5
はホスト・コンピュータ1.2の両方からアクセスされ
る。また、デバイス・バスbは、5C3I(Sn−al
l co+tputer system I nter
face)バスを用いる。
のホスト・コンピュータ2がそれぞれシステム・バスS
L、S2を介して第1.第2の■/Oチャネル制御装置
(以下ホスト・アダプタと呼ぶ)3.4に接続され、更
にホスト・アダプタ3.4は共有デバイス5が結合され
るデバイス・バスbに接続される。尚、共有デバイス5
はホスト・コンピュータ1.2の両方からアクセスされ
る。また、デバイス・バスbは、5C3I(Sn−al
l co+tputer system I nter
face)バスを用いる。
このようなシステムにおいて、第1のホスト・コンピュ
ータ1側から共有デバイス5ヘコマンド起動をかける動
作を次に説明する。
ータ1側から共有デバイス5ヘコマンド起動をかける動
作を次に説明する。
第1のホスト・コンピュータ1はデバイス5に対し、コ
マンドを送出するため、はじめにシステム・バスS1を
介して第1のホスト・アダプタ3にデバイス・バスbを
獲得するように要求する(■)。
マンドを送出するため、はじめにシステム・バスS1を
介して第1のホスト・アダプタ3にデバイス・バスbを
獲得するように要求する(■)。
第1のポスト・アダプタ3はデバイス・バスbが使用中
であるか否かをチエツクする(■)。
であるか否かをチエツクする(■)。
この例にあっては、第2のコンピュータ2に接続される
第2のホスト・アダプタ4によってデバイス・バスbが
使用中(I)であり、第1のホスト・アダプタ3はこの
状況をN認しく■)、デバイス・バスbtAM得できか
った旨を第1のホスト・コンピュータ1へ通知し、第1
のホスト・アダプタ3はその動作を終了する(■)。
第2のホスト・アダプタ4によってデバイス・バスbが
使用中(I)であり、第1のホスト・アダプタ3はこの
状況をN認しく■)、デバイス・バスbtAM得できか
った旨を第1のホスト・コンピュータ1へ通知し、第1
のホスト・アダプタ3はその動作を終了する(■)。
この通知を受は取った第1のホスト・コンピュータ1は
内部のタイマをセットし、このタイマのカウント・アッ
プまで第1のホスト・アダプタ3に指令を発し、■から
■までの手順を繰り返す。
内部のタイマをセットし、このタイマのカウント・アッ
プまで第1のホスト・アダプタ3に指令を発し、■から
■までの手順を繰り返す。
タイマがカウント・アップした場合は、第1のホスト・
コンピュータ1はこのコマンド送信を諦めるが、再びタ
イマをセットして同様の動作を行う。
コンピュータ1はこのコマンド送信を諦めるが、再びタ
イマをセットして同様の動作を行う。
タイマがカウント・アップする前に第2のホスト・アダ
プタ4によるデバイス・バスbの使用が終了すると、第
1のホスト・アダプタ3は、■の動作でデバイス・バス
bが空きであることを確認し、デバイス・バスbの占有
権を獲得し第1の;1;スト・コンピュータ1に通知し
、第1のホスト・コンピュータ1はデバイス5にコマン
ドを送信する(■)。
プタ4によるデバイス・バスbの使用が終了すると、第
1のホスト・アダプタ3は、■の動作でデバイス・バス
bが空きであることを確認し、デバイス・バスbの占有
権を獲得し第1の;1;スト・コンピュータ1に通知し
、第1のホスト・コンピュータ1はデバイス5にコマン
ドを送信する(■)。
このようにして、第1のホスト・コンピュータ1はデバ
イス5ヘコマンドを送信している。
イス5ヘコマンドを送信している。
〈発明が解決しようとする問題点〉
以上の従来のシステムにあっては、次のような問題が発
生していた。
生していた。
即ち、ホスト・コンピュータ側でデバイス・バスの空き
を判定しなければならず、上記■から■までの手順を繰
り返すため、その負担が大となり、デバイス・バスが空
きになった状態をす早く検出することができなかった。
を判定しなければならず、上記■から■までの手順を繰
り返すため、その負担が大となり、デバイス・バスが空
きになった状態をす早く検出することができなかった。
本発明は以上の問題を解決するものであり、ポスト・コ
ンピュータ側の負担を軽減するとともにデバイス・バス
空きの検出を速やかに行うことを目的とする。
ンピュータ側の負担を軽減するとともにデバイス・バス
空きの検出を速やかに行うことを目的とする。
く問題を解決するための手段〉
以上の問題を解決した本発明は、ホスト・アダプタ側で
ホスト・コンピュータの動作の一部を代替するものであ
り、その構成は次の通りである。
ホスト・コンピュータの動作の一部を代替するものであ
り、その構成は次の通りである。
即ち、本発明は、ポスト・コンピュータ側のシステム・
バスに接続されるとともに、デバイス側のデバイス・バ
スに接続されて前記ホスト・コンピュータと前記デバイ
スとの送受信動作に関与するI/Oチャネル制御装置に
おいて、前記ホスト・コンピュータから与えられるデバ
イス・バス権fft得要求コマンドを保持するバッファ
と、このデバイス・バスI′Jfj得要求コマンドが与
えられた際に前記デバイス・バスが使用中か否かを判定
する判定部と、前記デバイス・バスa獲得要求コマンド
が与えられた際に起動し前記デバイス・バスを獲得する
までの監視時間が設定されるタイマとを有することを特
徴とするI/Oチャネル制御装置である。
バスに接続されるとともに、デバイス側のデバイス・バ
スに接続されて前記ホスト・コンピュータと前記デバイ
スとの送受信動作に関与するI/Oチャネル制御装置に
おいて、前記ホスト・コンピュータから与えられるデバ
イス・バス権fft得要求コマンドを保持するバッファ
と、このデバイス・バスI′Jfj得要求コマンドが与
えられた際に前記デバイス・バスが使用中か否かを判定
する判定部と、前記デバイス・バスa獲得要求コマンド
が与えられた際に起動し前記デバイス・バスを獲得する
までの監視時間が設定されるタイマとを有することを特
徴とするI/Oチャネル制御装置である。
く作用〉
本発明のI/Oチャネル制御装置は、ポスト・コンピュ
ータ側からデバイスへコマンド送信要求が発生すると、
このコマンドをバッファに保持し、タイマを起動してデ
バイス・バスが空いているか否かの判定動作を開始する
。バス空きを検出した場合は直ちに保持しているコマン
ドをデバイス側へ送信する。
ータ側からデバイスへコマンド送信要求が発生すると、
このコマンドをバッファに保持し、タイマを起動してデ
バイス・バスが空いているか否かの判定動作を開始する
。バス空きを検出した場合は直ちに保持しているコマン
ドをデバイス側へ送信する。
〈実施例〉
第2図に本発明のI/Oチャネル制御装置3を用いたシ
ステムの構成例を表わす。
ステムの構成例を表わす。
この図において、1は第4図に示したものと同一のホス
ト・コンピュータであり、内部にソフトウェアとしてデ
バイス・ドライバ11、デバイス・インターフェイス・
ドライバ12を有し、3は本発明によるポスト・アダプ
タ即ちI/Oチャネル制御装置であり、デバイス・イン
ターフェイス31とタイマ32を有する。Slはホスト
・コンピュータ1とホスト・アダプタ3とを接続するシ
ステム・バス、bはポスト・アダプタ3とデバイス5と
を接続するデバイス・バスである。尚、デバイス・バス
bとして、5C3Iバスを用い、I/Oチャネル制御装
置3は5C8Iポスト・アダプタと呼ばれる。また、5
はコマンド送信先のデバイスである。
ト・コンピュータであり、内部にソフトウェアとしてデ
バイス・ドライバ11、デバイス・インターフェイス・
ドライバ12を有し、3は本発明によるポスト・アダプ
タ即ちI/Oチャネル制御装置であり、デバイス・イン
ターフェイス31とタイマ32を有する。Slはホスト
・コンピュータ1とホスト・アダプタ3とを接続するシ
ステム・バス、bはポスト・アダプタ3とデバイス5と
を接続するデバイス・バスである。尚、デバイス・バス
bとして、5C3Iバスを用い、I/Oチャネル制御装
置3は5C8Iポスト・アダプタと呼ばれる。また、5
はコマンド送信先のデバイスである。
第1図は本発明l7/Oチヤネル制御装置3の詳しい構
成図である。
成図である。
このI/Oチャネル制御装置は、システム・バスS1と
結合するシステム・バス・インターフェイス311、デ
バイス・バスbと結合するデバイス・バス・インターフ
ェイス312を有し、マイクロプロセッサMPU313
に制御される。また、MPU313はデバイス・バスb
の空きを検出する空き判定機能をファームウェアに設け
るとともに、内部にホスト・コンピュータ1からのコマ
ンドを保持するバッファを有しく図示せず)、タイマ3
2を制御する。
結合するシステム・バス・インターフェイス311、デ
バイス・バスbと結合するデバイス・バス・インターフ
ェイス312を有し、マイクロプロセッサMPU313
に制御される。また、MPU313はデバイス・バスb
の空きを検出する空き判定機能をファームウェアに設け
るとともに、内部にホスト・コンピュータ1からのコマ
ンドを保持するバッファを有しく図示せず)、タイマ3
2を制御する。
さて、以上のように構成された本発明のI/Oチャネル
制御装置を用いたシステムの動作例を第3図によって説
明する。
制御装置を用いたシステムの動作例を第3図によって説
明する。
■ホスト・コンピュータ1はデバイス5側にコマンドを
起動する。このとき、システノ−・バスS1を介して(
A>このコマンドはポスト・アダプタ]におけるMPU
313内のバッファに保持される。
起動する。このとき、システノ−・バスS1を介して(
A>このコマンドはポスト・アダプタ]におけるMPU
313内のバッファに保持される。
Cホスト・アダプタ3は、直ちにデバイス・バスbが空
いているか否かを内部の判定部により検出する。この時
、ホスト・アダプタ3はホスト・コンピュータ1から送
信された値をタイマ32にセットし、タイマ32を起動
する(I)。尚、このタイマ32がカウント・アップし
た際はホスト・アダプタ3はデバイス・バス権獲得を諦
める。
いているか否かを内部の判定部により検出する。この時
、ホスト・アダプタ3はホスト・コンピュータ1から送
信された値をタイマ32にセットし、タイマ32を起動
する(I)。尚、このタイマ32がカウント・アップし
た際はホスト・アダプタ3はデバイス・バス権獲得を諦
める。
Cホスト・アダプタ3はデバイス・バスbの状態をみて
、他のホスト・アダプタによりデバイス・バスb使用中
(状!r3B)の場合は、このこと(バスフリー)を確
認する。
、他のホスト・アダプタによりデバイス・バスb使用中
(状!r3B)の場合は、このこと(バスフリー)を確
認する。
つ〜■はデバイス・バスb使用中であり、■。
■の動作の繰り返しである。
・、L71の問い合わせに対する応答■はバスフリーで
あり、次の手順■を実行する。
あり、次の手順■を実行する。
■他ホスト・アダプタによるデバイス、バスbの使用が
終了したため、ホスト・アダプタ3はデバイス・バス権
を獲得でき、バッファに保持していたコマンドをデバイ
ス5側へ送信する。
終了したため、ホスト・アダプタ3はデバイス・バス権
を獲得でき、バッファに保持していたコマンドをデバイ
ス5側へ送信する。
この図で状態Cは、ポスト・アダプタ3がデバイス・バ
スbを獲得した状態を表わし、状態りはデバイス5が送
信されたコマンドを処理している状態を表わす。
スbを獲得した状態を表わし、状態りはデバイス5が送
信されたコマンドを処理している状態を表わす。
もしもデバイス・バスbが他のホスト・アダプタによっ
て使用されていない場合は、第3図における■から■の
手JARが省略される。
て使用されていない場合は、第3図における■から■の
手JARが省略される。
このように、本発明のI/Oチャネル制御装置は、ホス
ト・コンピュータから起動を受けると、コマンドを保持
してタイマをセットし、タイマのカウント・アップまで
デバイス・バスの空き状態を監視し、空きを検出すると
、保持しているコマンドをデバイスへ送信するため高速
にバス空きを検出でき、その間ホスト・コンピュータは
他の処理を実行でき、この動作に煩わされることなく、
その負担が軽減される。
ト・コンピュータから起動を受けると、コマンドを保持
してタイマをセットし、タイマのカウント・アップまで
デバイス・バスの空き状態を監視し、空きを検出すると
、保持しているコマンドをデバイスへ送信するため高速
にバス空きを検出でき、その間ホスト・コンピュータは
他の処理を実行でき、この動作に煩わされることなく、
その負担が軽減される。
〈発明の効果〉
以上述べたように、本発明のI/Oチャネル制御装置に
よれば、従来ホスト・コンピュータが行っていたデバイ
ス・バスの監視動作をI/Oチャネル制御装置が行うと
ともにデバイス・バス使用中の時の再試行動作もI/O
チャネル制御装置側で行うので、ホスト・コンピュータ
側の負担を軽減するとともに、デバイス・バス空きの検
出を速やかに行うことができる。
よれば、従来ホスト・コンピュータが行っていたデバイ
ス・バスの監視動作をI/Oチャネル制御装置が行うと
ともにデバイス・バス使用中の時の再試行動作もI/O
チャネル制御装置側で行うので、ホスト・コンピュータ
側の負担を軽減するとともに、デバイス・バス空きの検
出を速やかに行うことができる。
第1図は本発明を実施したI/Oチャネル制御装置の構
成図、第2図は本発明装置を用いたシスデJ、を表わず
図、第3図は本発明装置を用いた場合の動作を説明する
ための図、第4図は従来のI7/′0チャネル制御装置
を用いたシステムを表わす図である。 1・・・第1のホスト・コンピュータ、2・・・第2の
ホスト・コンピュータ、3・・・第1のホスト・アダプ
タ、 31・・・デバイス・インターフェイス、311・・・
システム・バス・インターフェイス、312・・・デバ
イス・バス・インターフェイス、313・・・マイクロ
プロセッサMPU、32・・・タイマ、 4・・・第2
のポスト・アダプタ、5・・・デバイス、Sl、S2・
・・システム・バス、b・・・デバイス・バス。 第 1 図
成図、第2図は本発明装置を用いたシスデJ、を表わず
図、第3図は本発明装置を用いた場合の動作を説明する
ための図、第4図は従来のI7/′0チャネル制御装置
を用いたシステムを表わす図である。 1・・・第1のホスト・コンピュータ、2・・・第2の
ホスト・コンピュータ、3・・・第1のホスト・アダプ
タ、 31・・・デバイス・インターフェイス、311・・・
システム・バス・インターフェイス、312・・・デバ
イス・バス・インターフェイス、313・・・マイクロ
プロセッサMPU、32・・・タイマ、 4・・・第2
のポスト・アダプタ、5・・・デバイス、Sl、S2・
・・システム・バス、b・・・デバイス・バス。 第 1 図
Claims (1)
- ホスト・コンピュータ側のシステム・バスに接続される
とともに、デバイス側のデバイス・バスに接続されて前
記ホスト・コンピュータと前記デバイスとの送受信動作
に関与するI/Oチャネル制御装置において、前記ホス
ト・コンピュータから与えられるデバイス・バス権獲得
要求コマンドを保持するバッファと、このデバイス・バ
ス権獲得要求コマンドが与えられた際に前記デバイス・
バスが使用中か否かを判定する判定部と、前記デバイス
・バス権獲得要求コマンドが与えられた際に起動し前記
デバイス・バスを獲得するまでの監視時間が設定される
タイマとを有することを特徴とするI/Oチャネル制御
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30892987A JPH01149155A (ja) | 1987-12-07 | 1987-12-07 | I/oチャネル制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30892987A JPH01149155A (ja) | 1987-12-07 | 1987-12-07 | I/oチャネル制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01149155A true JPH01149155A (ja) | 1989-06-12 |
JPH0574108B2 JPH0574108B2 (ja) | 1993-10-15 |
Family
ID=17986977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30892987A Granted JPH01149155A (ja) | 1987-12-07 | 1987-12-07 | I/oチャネル制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01149155A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838991A (en) * | 1994-12-29 | 1998-11-17 | International Business Machines Corporation | Preemptable idle time activities for constant data delivery by determining whether initiating a host command will conflict with an idle time activity being executed |
JP2007534073A (ja) * | 2004-04-21 | 2007-11-22 | レベル、ファイブ、ネットワークス、インコーポレーテッド | ユーザーレベルスタック |
JP2008176482A (ja) * | 2007-01-17 | 2008-07-31 | Hitachi Ltd | 仮想計算機システム |
-
1987
- 1987-12-07 JP JP30892987A patent/JPH01149155A/ja active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5838991A (en) * | 1994-12-29 | 1998-11-17 | International Business Machines Corporation | Preemptable idle time activities for constant data delivery by determining whether initiating a host command will conflict with an idle time activity being executed |
JP2007534073A (ja) * | 2004-04-21 | 2007-11-22 | レベル、ファイブ、ネットワークス、インコーポレーテッド | ユーザーレベルスタック |
JP4825794B2 (ja) * | 2004-04-21 | 2011-11-30 | ソーラーフレア コミュニケーションズ インコーポレーテッド | ユーザーレベルスタック |
JP2008176482A (ja) * | 2007-01-17 | 2008-07-31 | Hitachi Ltd | 仮想計算機システム |
Also Published As
Publication number | Publication date |
---|---|
JPH0574108B2 (ja) | 1993-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002297336A (ja) | プリンタシステム | |
JPH01149155A (ja) | I/oチャネル制御装置 | |
JP3033081B2 (ja) | コンソ−ル接続方式 | |
JPH02151926A (ja) | 端末装置切替方式 | |
JPS61283952A (ja) | デ−タ転送装置 | |
KR100253446B1 (ko) | 복수 마이크로컴퓨터 응용 수단 사이에 데이터를 전송하는 데이 터 전송 시스템 | |
JPS59167730A (ja) | バス結合装置 | |
JPS6220584B2 (ja) | ||
JPH02114348A (ja) | 無通信時間監視方式 | |
JPS60198658A (ja) | 転送異常処理方法 | |
JPH05242005A (ja) | デバイスクロスコール装置 | |
JPH04139556A (ja) | リトライ制御方式 | |
JPS6129966A (ja) | 計算機間メツセ−ジ交換における監視方法 | |
JPS6158357A (ja) | デ−タ通信方式 | |
JPS62204358A (ja) | デ−タ通信処理方式 | |
JPH05158861A (ja) | 情報処理システム | |
JP2948380B2 (ja) | データ通信装置 | |
KR100410985B1 (ko) | 오토벡터 방식 마이크로 프로세서의 벡터드 인터럽트 처리장치 | |
KR100259861B1 (ko) | 피씨아이 버스의 강제 중지 회로 | |
JPS6368958A (ja) | デ−タ転送装置 | |
JPS6024747A (ja) | 優先通信方式 | |
JPH0651910A (ja) | 二重化バス装置 | |
JPH07104821B2 (ja) | データ転送制御方式 | |
JPS63234649A (ja) | 通信制御方式 | |
JPH04256049A (ja) | データ処理装置 |