JPH01147766A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH01147766A JPH01147766A JP30568387A JP30568387A JPH01147766A JP H01147766 A JPH01147766 A JP H01147766A JP 30568387 A JP30568387 A JP 30568387A JP 30568387 A JP30568387 A JP 30568387A JP H01147766 A JPH01147766 A JP H01147766A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- common memory
- processors
- memory
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000010586 diagram Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のプロセッサで構成されるマルチプロセ
ッサシステムにおける、メインプロセッサとｉ ／ ｏ
プロセッサとのデータ転送をっかさどる共通メモリ（メ
インプロセッサおよびｉ／ｏプｐセッサの両方からアク
セス可能表メモリ）のサイズを、システム構成に応じて
自動的に割シ当てることによシ、データ転送の効率を向
上させるこトカ可能なマルチプロセッサシステムに関す
るものである。
ッサシステムにおける、メインプロセッサとｉ ／ ｏ
プロセッサとのデータ転送をっかさどる共通メモリ（メ
インプロセッサおよびｉ／ｏプｐセッサの両方からアク
セス可能表メモリ）のサイズを、システム構成に応じて
自動的に割シ当てることによシ、データ転送の効率を向
上させるこトカ可能なマルチプロセッサシステムに関す
るものである。
一般に、マルチプロセッサシステムでは例えばｇ ４
図ｃ）ｍ ＜ 、メインプロセッサ１とｉ／ｏプロセッ
サ２（２Ａ〜２Ｄ）は共通メモリと呼ばれる、メインプ
ロセッサとｉ／ｏプロセッサの両方からアクセス可能な
メモリ３を介してデータの転送を行っている。この共通
メモリ３は通常は、メインプロセッサ側ではアドレス空
間の連続した領域に割シ当てられるが、その連続したア
ドレス空間は、各ｉ／ｏプロセッサ毎に更に均等に分割
される。
図ｃ）ｍ ＜ 、メインプロセッサ１とｉ／ｏプロセッ
サ２（２Ａ〜２Ｄ）は共通メモリと呼ばれる、メインプ
ロセッサとｉ／ｏプロセッサの両方からアクセス可能な
メモリ３を介してデータの転送を行っている。この共通
メモリ３は通常は、メインプロセッサ側ではアドレス空
間の連続した領域に割シ当てられるが、その連続したア
ドレス空間は、各ｉ／ｏプロセッサ毎に更に均等に分割
される。
したがって、それぞれのｉ／ｏプロセッサは、その分割
された領域を自分自身のアドレス空間としてアクセスす
ることになる。そして、メインプロセッサ、ｉ／ｏプ四
セッサともにそれツレのオベレーティングシステム（Ｏ
８）が共通メモリの管理を行っている。
された領域を自分自身のアドレス空間としてアクセスす
ることになる。そして、メインプロセッサ、ｉ／ｏプ四
セッサともにそれツレのオベレーティングシステム（Ｏ
８）が共通メモリの管理を行っている。
と〜で、メインプロセッサから補助記憶用ｉ／。
プロセッサに対しデータＲＥＡＤ要求をする場合につき
、第５図を参照して説明する。まず、メインプロセッサ
のＯ８は要求するｉ／ｏプロセッサ２に割シ当てられた
共通メモリ３にＲＥＡＤ要求コマンドを格納し、割込み
を発生する。仁の割込みを受けると、！／ｏプロセッサ
のＯ８はその外部機器（こへでは、補助記憶装置）に対
し、ＲＥＡＤ要求コマンドによ）指示された通）の処理
を行い、読み込んだデータを共通メモリ内に格納した後
、メインプロセッサ１に対し、割込みにて要求を発生す
る。
、第５図を参照して説明する。まず、メインプロセッサ
のＯ８は要求するｉ／ｏプロセッサ２に割シ当てられた
共通メモリ３にＲＥＡＤ要求コマンドを格納し、割込み
を発生する。仁の割込みを受けると、！／ｏプロセッサ
のＯ８はその外部機器（こへでは、補助記憶装置）に対
し、ＲＥＡＤ要求コマンドによ）指示された通）の処理
を行い、読み込んだデータを共通メモリ内に格納した後
、メインプロセッサ１に対し、割込みにて要求を発生す
る。
このとき、読み込みデータ長を／ｏ０ＫＢ（キロバイト
）と仮定し、また１つのム／ｏプロセッサに割シ当てら
れた共通メモｌＪ′ｆ：４ＫＢと仮定するト、当然のこ
とながらデータの分割（ブロッキング）が必要になシ、
この場合は２５分割を行うことになる。このブロッキン
グには当然、Ｏ８のソフトウェアのオーバヘッド（処理
）時間を要する。
）と仮定し、また１つのム／ｏプロセッサに割シ当てら
れた共通メモｌＪ′ｆ：４ＫＢと仮定するト、当然のこ
とながらデータの分割（ブロッキング）が必要になシ、
この場合は２５分割を行うことになる。このブロッキン
グには当然、Ｏ８のソフトウェアのオーバヘッド（処理
）時間を要する。
このオーバヘッド時間は、通常は主記憶と共通メモリ間
の転送時間に比較して数／ｏ倍以上の時間を要してしま
うので、高速のデータ転送を実現するためには、とのオ
ーバヘッド時間を最小限におさえる゛必要が生じてくる
。従って、ブロッキング回数を減らす方式、すなわちｉ
／ ｏプロセッサに対し割り当てられる共通メモリの
サイズを大きくすることが必要になる。
の転送時間に比較して数／ｏ倍以上の時間を要してしま
うので、高速のデータ転送を実現するためには、とのオ
ーバヘッド時間を最小限におさえる゛必要が生じてくる
。従って、ブロッキング回数を減らす方式、すなわちｉ
／ ｏプロセッサに対し割り当てられる共通メモリの
サイズを大きくすることが必要になる。
また、前述した補助記憶とか画像制御等を行う１／ｏプ
ロセツサに関しては、大量のデータを転送するために前
述したように共通メモリは大きい方が良い。しかし、ｉ
／ｏの種類によっては、１度にＩＷＯＲＤ（’７−）’
） 〜数／ｏ０ＷＯＲＤＣ）データのやシとシしか行わ
ないようなｉ ／ ｏプロセッサも存在する。
ロセツサに関しては、大量のデータを転送するために前
述したように共通メモリは大きい方が良い。しかし、ｉ
／ｏの種類によっては、１度にＩＷＯＲＤ（’７−）’
） 〜数／ｏ０ＷＯＲＤＣ）データのやシとシしか行わ
ないようなｉ ／ ｏプロセッサも存在する。
しかしながら、従来の方式では各ｉ／ｏプロセッサに対
して均等にメモリを割り当てるのが一般的になっている
ため、一部では頻繁にデータのブロッキングを行い、一
方では共通メモリの使用されないで無駄になっている部
分が存在するというような１．効率の悪い管理になって
いる。
して均等にメモリを割り当てるのが一般的になっている
ため、一部では頻繁にデータのブロッキングを行い、一
方では共通メモリの使用されないで無駄になっている部
分が存在するというような１．効率の悪い管理になって
いる。
したがって、本発明は共通メモリを効率よく管理する仁
とが可能なマルチプロセッサシステムを提供することを
目的とする。
とが可能なマルチプロセッサシステムを提供することを
目的とする。
１Ｆｊｌ源投入時のイニシャル処理において、メインプ
ロセッサが各ｉ／ｏプロセッサから共通メモリサイズ割
シ当てに関する情報を受けとシ、この情報にもとづきシ
ステムに接続されるｉ ／ ｏプロセッサの数、特性を
把握して共通メモリ領域を自動的に最適に割当て、その
割シ当てに関する情報を再度ｉ ／ ６プロセツサに転
送し、以降その環境でデータ転送を行う。
ロセッサが各ｉ／ｏプロセッサから共通メモリサイズ割
シ当てに関する情報を受けとシ、この情報にもとづきシ
ステムに接続されるｉ ／ ｏプロセッサの数、特性を
把握して共通メモリ領域を自動的に最適に割当て、その
割シ当てに関する情報を再度ｉ ／ ６プロセツサに転
送し、以降その環境でデータ転送を行う。
すなわち、システムに接続されるｉ／ｏプロセッサの特
性、数を把握して共通メモリを動的に管理することによ
シ、共通メモリの無駄を無くし、効率のよい共通メモリ
管理を実現する。
性、数を把握して共通メモリを動的に管理することによ
シ、共通メモリの無駄を無くし、効率のよい共通メモリ
管理を実現する。
第１図は本発明による共通メモリ割付態様を示すブロッ
ク図、第２図は電源投入時の各プロセッサの動作を説明
するための説明図、第３図は電源投入直後の共通メモリ
の割付態様を示すブロック図である。
ク図、第２図は電源投入時の各プロセッサの動作を説明
するための説明図、第３図は電源投入直後の共通メモリ
の割付態様を示すブロック図である。
以下、動作を説明する。なお、システム構成は第４図と
同様とし、共通メモリ領域は６４ＫＢとする。
同様とし、共通メモリ領域は６４ＫＢとする。
まず、メインプロセッサのＯ８は、ｉ／ｏプ四セッサと
は共通メモリと割込み信号によシ交信を行っておシ、ど
のｉ ／ ｏプロセッサが接続されているかは、電源投
入時にｉ ／ ｏプロセッサよ）割込み信号を入れても
らい、・その割込み信号を識別して行っている。ことで
、電源投入直後の共通メモリの配置は第３図に示すよう
に、各ユニット単位に均等に割シ当てられている。仁と
で、ｉ／。
は共通メモリと割込み信号によシ交信を行っておシ、ど
のｉ ／ ｏプロセッサが接続されているかは、電源投
入時にｉ ／ ｏプロセッサよ）割込み信号を入れても
らい、・その割込み信号を識別して行っている。ことで
、電源投入直後の共通メモリの配置は第３図に示すよう
に、各ユニット単位に均等に割シ当てられている。仁と
で、ｉ／。
プロセッサはその均等に割シ当てられた共通メモリに第
２図に示すような共通メモリサイズ情報６Ａをセットし
、メインプロセッサに対して割込み信号を入れる。か〜
る処理は、システムに接続される全てのｉ ／ ｏプロ
セッサが全て行う。メインプロセッサのＯ８はすべての
ｉ ／ ｏプロセッサから初期割込み信号が来た段階で
、第２図の如き各ｉ／ｏプロセッサからの要求サイズを
合計し、これが６４ＫＢ以内であればそのまま指定され
たサイズで登録する。すなわち、メインプロセッサのＯ
８は全てのｉ／ｏプロセッサをユニツ）ＮＯＫよ）管理
しているが、それぞれのユニツ）Ｋ関する情報を第２図
の如きユニット管理テーブル１人として主記憶上に持っ
ており、このテーブル１Ａ内に共通メモリの先頭アドレ
スと共通メモリサイズを設定する。次に、初期の共通メ
モリ配置の各ｉ／ｏプロセッサに対応するメモリ領域に
登録したサイズを格納し、ム／ｏプロセッサに対して割
込み信号を入れる。ｉ／ｏプロセッサはその情報をもと
に、同様に共通メモリのテーブルを第１図の如く初期化
する。メインプロセッサはとレラノ情報をもとに、各共
通メモリのセレクト信号変更テーブルの設定等を行う。
２図に示すような共通メモリサイズ情報６Ａをセットし
、メインプロセッサに対して割込み信号を入れる。か〜
る処理は、システムに接続される全てのｉ ／ ｏプロ
セッサが全て行う。メインプロセッサのＯ８はすべての
ｉ ／ ｏプロセッサから初期割込み信号が来た段階で
、第２図の如き各ｉ／ｏプロセッサからの要求サイズを
合計し、これが６４ＫＢ以内であればそのまま指定され
たサイズで登録する。すなわち、メインプロセッサのＯ
８は全てのｉ／ｏプロセッサをユニツ）ＮＯＫよ）管理
しているが、それぞれのユニツ）Ｋ関する情報を第２図
の如きユニット管理テーブル１人として主記憶上に持っ
ており、このテーブル１Ａ内に共通メモリの先頭アドレ
スと共通メモリサイズを設定する。次に、初期の共通メ
モリ配置の各ｉ／ｏプロセッサに対応するメモリ領域に
登録したサイズを格納し、ム／ｏプロセッサに対して割
込み信号を入れる。ｉ／ｏプロセッサはその情報をもと
に、同様に共通メモリのテーブルを第１図の如く初期化
する。メインプロセッサはとレラノ情報をもとに、各共
通メモリのセレクト信号変更テーブルの設定等を行う。
以降、メインプロセッサとｉ／ｏプロセッサは第１図の
如き態様でデータ転送を行う。
如き態様でデータ転送を行う。
本発明によれば、各ｉ／ｏプロセッサの特性に見合った
共通メモリの配置が可能になシ、メモリの無駄や頻繁に
行なわれるブロッキングが解消され、効率の良いデータ
転送を行い得る利点がもたらされる。
共通メモリの配置が可能になシ、メモリの無駄や頻繁に
行なわれるブロッキングが解消され、効率の良いデータ
転送を行い得る利点がもたらされる。
第１図は本発明による共通メモリ割付態様を示すブロッ
ク図、第２図は電源投入時の各プロセッサの動作を説明
するための説明図、第３図は電源投入直後の共通メモリ
の割付態様を示すブロック図、第４図はマルチプロセッ
サシステムの一般的な例を示すブロック図、第５図は第
４図のシステムにおけるデータ転送方式を説明するため
の説明図である。 符号説明 １・・・・・・メインプロセッサ、ＩＡ・・・・・・ユ
ニット管理テーブル、２（２Ａ〜２Ｄ）・・・・・・１
／ｏプロセツサ、３・・・・・・共通メモリ、３Ａ・・
曲共通メモリサイズ情報（格納領域）、４・・・・・・
内部パス。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第２図 第４図 第５図 共ｔ！！メモリ ｚ”−ｍｌ’１ｊｆｆシー−〜−一一
ク図、第２図は電源投入時の各プロセッサの動作を説明
するための説明図、第３図は電源投入直後の共通メモリ
の割付態様を示すブロック図、第４図はマルチプロセッ
サシステムの一般的な例を示すブロック図、第５図は第
４図のシステムにおけるデータ転送方式を説明するため
の説明図である。 符号説明 １・・・・・・メインプロセッサ、ＩＡ・・・・・・ユ
ニット管理テーブル、２（２Ａ〜２Ｄ）・・・・・・１
／ｏプロセツサ、３・・・・・・共通メモリ、３Ａ・・
曲共通メモリサイズ情報（格納領域）、４・・・・・・
内部パス。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第２図 第４図 第５図 共ｔ！！メモリ ｚ”−ｍｌ’１ｊｆｆシー−〜−一一
Claims (1)
- 【特許請求の範囲】 メインプロセッサと複数の入出力（ｉ／ｏ）プロセッサ
とを共通バスを介して並列に接続してなるマルチプロセ
ッサシステムにおいて、 その電源投入時に前記メインプロセッサが各ｉ／ｏプロ
セッサから共通メモリサイズ割り当てに関する情報を受
け取り、該情報にもとづきシステムに接続されるｉ／ｏ
プロセッサの数、特性を把握して共通メモリ領域を個々
に割り当て、該割り当てに関する情報を各ｉ／ｏプロセ
ッサに転送して以後のデータ転送を行なうことを特徴と
するマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30568387A JPH01147766A (ja) | 1987-12-04 | 1987-12-04 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30568387A JPH01147766A (ja) | 1987-12-04 | 1987-12-04 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01147766A true JPH01147766A (ja) | 1989-06-09 |
Family
ID=17948103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30568387A Pending JPH01147766A (ja) | 1987-12-04 | 1987-12-04 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01147766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018159754A1 (ja) | 2017-03-02 | 2018-09-07 | 信越化学工業株式会社 | 炭化珪素基板の製造方法及び炭化珪素基板 |
-
1987
- 1987-12-04 JP JP30568387A patent/JPH01147766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018159754A1 (ja) | 2017-03-02 | 2018-09-07 | 信越化学工業株式会社 | 炭化珪素基板の製造方法及び炭化珪素基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784698A (en) | Dynamic memory allocation that enalbes efficient use of buffer pool memory segments | |
| JP2625385B2 (ja) | マルチプロセッサシステム | |
| US5099414A (en) | Interrupt handling in a multi-processor data processing system | |
| US5729714A (en) | Shared memory access method and apparatus with address translation | |
| US3647348A (en) | Hardware-oriented paging control system | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPH01147766A (ja) | マルチプロセッサシステム | |
| US6938118B1 (en) | Controlling access to a primary memory | |
| JPS6184710A (ja) | 群管理システムにおけるｎｃデ−タ転送方法 | |
| JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
| JPS5848289A (ja) | バツフアメモリ制御方式 | |
| JPS603229B2 (ja) | 情報処理方式 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPS59173828A (ja) | デ−タ処理システム | |
| JPH01241642A (ja) | 共通メモリの動的配置方法 | |
| CN1019336B (zh) | 微处理器定向中断 | |
| KR930005843B1 (ko) | 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법 | |
| JPH0251740A (ja) | プロセス割当制御方式 | |
| JPS61136131A (ja) | 情報処理装置 | |
| JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
| JPS63115224A (ja) | 入出力処理方式 | |
| JPS63142416A (ja) | 入出力制御方式 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS5994127A (ja) | バツフア制御装置 | |
| JPH0521256B2 (ja) |