JPH01146377A - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置Info
- Publication number
- JPH01146377A JPH01146377A JP62304940A JP30494087A JPH01146377A JP H01146377 A JPH01146377 A JP H01146377A JP 62304940 A JP62304940 A JP 62304940A JP 30494087 A JP30494087 A JP 30494087A JP H01146377 A JPH01146377 A JP H01146377A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- superconducting
- current
- rings
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000002887 superconductor Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、記憶装置に関する。より詳細には、本発明は
、電源が遮断されても記憶内容を保持する所謂不揮発性
記憶装置の新規な構成に関するものである。
、電源が遮断されても記憶内容を保持する所謂不揮発性
記憶装置の新規な構成に関するものである。
従来の技術
各種の情報処理装置において使用される記憶装置におい
て、電源を遮断してもそのときの記憶内容を保持する機
能を有するものを特に不揮発性記憶装置と呼んでいる。
て、電源を遮断してもそのときの記憶内容を保持する機
能を有するものを特に不揮発性記憶装置と呼んでいる。
主電源の遮断時のバックアップ電源を用いない不揮発性
記憶装置として従来から知られているものには、Ｆ Ａ
ＭＯＳ （ｆｌｏａｔｉｎｇ−ｇａｔｅ ａｖａｌａｎ
ｃｈｅｉｎｊｅｃｔｉｏｎ ＭＯＳ）やＭＮＯＳ （Ｍ
ｅｔａｌ−ＮｉｔｒｉｄｅＯｘｉｄｅ Ｓｅｍ１−ｃｏ
ｎｄｕｃｔｏｒ）等の半導体素子によって構成されたも
のが挙げられる。
記憶装置として従来から知られているものには、Ｆ Ａ
ＭＯＳ （ｆｌｏａｔｉｎｇ−ｇａｔｅ ａｖａｌａｎ
ｃｈｅｉｎｊｅｃｔｉｏｎ ＭＯＳ）やＭＮＯＳ （Ｍ
ｅｔａｌ−ＮｉｔｒｉｄｅＯｘｉｄｅ Ｓｅｍ１−ｃｏ
ｎｄｕｃｔｏｒ）等の半導体素子によって構成されたも
のが挙げられる。
発明が解決しようとする問題点
しかしながら、上述のような従来の不揮発性記憶装置に
は、各々以下のような問題があった。
は、各々以下のような問題があった。
即ち、Ｆ Ａ Ｍ ＯＳは、格納した情報を消去する際
に紫外線を照射する必要があり、格納内容を書き換える
ためには、通常の情報処理動作には全く使用することの
ない紫外線照射用の器具を用意する必要がある。
に紫外線を照射する必要があり、格納内容を書き換える
ためには、通常の情報処理動作には全く使用することの
ない紫外線照射用の器具を用意する必要がある。
また、Ｍ Ｎ Ｏ’ Ｓは、電源の供給を受けずに記憶
内容を保持できる時間が短く、不揮発性半導体記憶装置
としての本格的な使用には向かない。
内容を保持できる時間が短く、不揮発性半導体記憶装置
としての本格的な使用には向かない。
更に、ＦＡＭＯ３並びにＭＮＯＳはいずれも記憶内容の
書き換え回数に実質的な制限がある。従って、従来は不
揮発性半導体記憶装置の応用は極めて狭い範囲に制約さ
れていた。
書き換え回数に実質的な制限がある。従って、従来は不
揮発性半導体記憶装置の応用は極めて狭い範囲に制約さ
れていた。
そこで、本発明は、電気信号による書き換えが可能で、
書き込んだ内容を長時間に亘って保持でき、更に１．書
き換え回数に実質的な制限の無い、新規な記憶装置を提
供することにある。
書き込んだ内容を長時間に亘って保持でき、更に１．書
き換え回数に実質的な制限の無い、新規な記憶装置を提
供することにある。
問題点を解決するための手段
即ち、本発明に従い、少なくともひとつは選択的に電流
を印加することのできる複数の超電導リングからなる記
憶部と、該超電導リングに電流を印加した際に生成する
磁場内に位置して配設されたＭＯＳＦＥＴを備えた検出
部とを備えるメモリセルによって構成され、該ＭＯ５Ｆ
ＥＴの磁場内でのゲート電圧依存特性の変化によって、
ディジタル値の書込み、消去または保存が可能であるこ
とを特徴とする不揮発性記憶装置が提供される。
を印加することのできる複数の超電導リングからなる記
憶部と、該超電導リングに電流を印加した際に生成する
磁場内に位置して配設されたＭＯＳＦＥＴを備えた検出
部とを備えるメモリセルによって構成され、該ＭＯ５Ｆ
ＥＴの磁場内でのゲート電圧依存特性の変化によって、
ディジタル値の書込み、消去または保存が可能であるこ
とを特徴とする不揮発性記憶装置が提供される。
心理
本発明による不揮発性記憶装置は、ＭＯ３型のトランジ
スタと超電導リングとを組み合わせてメモリセルを構成
したことをその主要な特徴としている。
スタと超電導リングとを組み合わせてメモリセルを構成
したことをその主要な特徴としている。
即ち、一般にＭＯ３の反転層に強磁場を印加するとエネ
ルギー固有値は完全に離散的になり、所謂ランダウ準位
を形成する。この状態では、ＦＥＴの反転層の導電率の
ゲート電圧依存性が段階的に変化することが知られてい
る。即ち、同じゲート電圧を印加しても、ＦＥＴに印加
された磁界の大きさによって導電率が顕著に変化する。
ルギー固有値は完全に離散的になり、所謂ランダウ準位
を形成する。この状態では、ＦＥＴの反転層の導電率の
ゲート電圧依存性が段階的に変化することが知られてい
る。即ち、同じゲート電圧を印加しても、ＦＥＴに印加
された磁界の大きさによって導電率が顕著に変化する。
そこで、本発明者等は、超電導材料によって作製したリ
ングに一旦電流を流すと、このリングが形成する磁界が
永久に保存されることに着目し、上述のような１トラン
ジスタ式の半導体記憶装置と超電導リングとを組み合わ
せることによって、極めて単純な構造でありながら、本
発明の目的を完全に達成できることに想到した。
ングに一旦電流を流すと、このリングが形成する磁界が
永久に保存されることに着目し、上述のような１トラン
ジスタ式の半導体記憶装置と超電導リングとを組み合わ
せることによって、極めて単純な構造でありながら、本
発明の目的を完全に達成できることに想到した。
尚、上述のような本発明による不揮発性記憶装置は、ひ
とつのＦＥＴに対して、各々任意に電流の印加あるいは
遮断が可能な超電導リングを３個以上設けることによっ
て、１つのメモリセルに１ビット以上のデータを格納す
ることも可能である。
とつのＦＥＴに対して、各々任意に電流の印加あるいは
遮断が可能な超電導リングを３個以上設けることによっ
て、１つのメモリセルに１ビット以上のデータを格納す
ることも可能である。
上述のような、本発明による記憶装置の構成は、例えば
絶縁体中へのキャリアの注入等の素子の劣化を招くよう
な動作をしないので、記憶内容の書き換え回数には事実
上制限がない。また、超電導リングを流れる電流は、積
極的にこれを阻止しない限り途絶えることがなく、この
記憶装置の記憶内容は永久に保存される。
絶縁体中へのキャリアの注入等の素子の劣化を招くよう
な動作をしないので、記憶内容の書き換え回数には事実
上制限がない。また、超電導リングを流れる電流は、積
極的にこれを阻止しない限り途絶えることがなく、この
記憶装置の記憶内容は永久に保存される。
尚、ＭＯＳの設計並びに作製技術については、周知の半
導体技術を利用することが可能であり、一方、超電導コ
イルの形成についても、使用する超電導材料に応じて、
そのパターニング技術が開発されている。５ｎＮｂ０３
等の金属系超電導材料を用いた場合は金属に対する一般
的な微細加工技術が適用でき、また、後述する複合酸化
物系超電導材料を利用した場合も、この酸化物の薄膜に
若干厚いレジストパターンを塗布し、これを塩酸等のエ
ッチ剤により処理することによりμｍオーダーのパター
ニングが既に実現されている。
導体技術を利用することが可能であり、一方、超電導コ
イルの形成についても、使用する超電導材料に応じて、
そのパターニング技術が開発されている。５ｎＮｂ０３
等の金属系超電導材料を用いた場合は金属に対する一般
的な微細加工技術が適用でき、また、後述する複合酸化
物系超電導材料を利用した場合も、この酸化物の薄膜に
若干厚いレジストパターンを塗布し、これを塩酸等のエ
ッチ剤により処理することによりμｍオーダーのパター
ニングが既に実現されている。
また、上述の複合酸化物系超電導材料とは、一般式 ：
（αｌ−Ｘ βＸ）γ、δ２（但し、αは周期律表■
ａ、■ａ族元素から選択された１種であり、βは周期律
表［ａ、［ｌａ族元素でαと同じものを含む元素から選
択された元素であり、Ｔは周期律表Ｉｂ、ｎｂ、ｌｌＩ
ｂ。
（αｌ−Ｘ βＸ）γ、δ２（但し、αは周期律表■
ａ、■ａ族元素から選択された１種であり、βは周期律
表［ａ、［ｌａ族元素でαと同じものを含む元素から選
択された元素であり、Ｔは周期律表Ｉｂ、ｎｂ、ｌｌＩ
ｂ。
■ａ族元素から選択された少なくとも１種の元素であり
、δは０、Ｂ（ＩＩＩ素）、Ｃ（炭素）、Ｎ、Ｆ及びＳ
のうちから選択された少なくとも１種であり、Ｘは、α
＋βに対するβの原子比で、０．１≦Ｘ≦０．９であり
、ｙ及び２は、（α、−Ｘβ８）を１とした場合に０．
４≦ｙ≦３．０．１≦ｙ≦５となる原子比である） で示す組成を有するものを一般に意味し、特に、Ｋ２Ｎ
ｉ Ｆ ４型系の結晶構造を有し４０に付近に臨界温度
を有するＬａ −５ｒ−Ｃｕの酸化物、あるいは層状ペ
ロブスカイト型の結晶構造を有し９０に付近に臨界温度
を有するＬａ−Ｂａ−Ｃｕ５Ｌａ−５ｒ−Ｃｕ、 Ｂａ
−Ｙ −ＣＵＳＢａ −Ｈａ−Ｃｕ等の複合酸化物につ
いて、優れた超電導特性が確認されている。
、δは０、Ｂ（ＩＩＩ素）、Ｃ（炭素）、Ｎ、Ｆ及びＳ
のうちから選択された少なくとも１種であり、Ｘは、α
＋βに対するβの原子比で、０．１≦Ｘ≦０．９であり
、ｙ及び２は、（α、−Ｘβ８）を１とした場合に０．
４≦ｙ≦３．０．１≦ｙ≦５となる原子比である） で示す組成を有するものを一般に意味し、特に、Ｋ２Ｎ
ｉ Ｆ ４型系の結晶構造を有し４０に付近に臨界温度
を有するＬａ −５ｒ−Ｃｕの酸化物、あるいは層状ペ
ロブスカイト型の結晶構造を有し９０に付近に臨界温度
を有するＬａ−Ｂａ−Ｃｕ５Ｌａ−５ｒ−Ｃｕ、 Ｂａ
−Ｙ −ＣＵＳＢａ −Ｈａ−Ｃｕ等の複合酸化物につ
いて、優れた超電導特性が確認されている。
以下に添付の図面を参照して本発明をより具体的に詳述
するが、以下に開示するものは本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
するが、以下に開示するものは本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
実施例
第１図は、本発明に従って構成された不揮発性記憶装置
の構成例を、メモリセル１個の断面によって示す図であ
る。
の構成例を、メモリセル１個の断面によって示す図であ
る。
第１図に示すように、このメモリセルは、大きく分けて
ＭＯＳＦＥＴからなる検出部ｌと、超電導リングを含む
記憶Ｂ２とから構成されている。
ＭＯＳＦＥＴからなる検出部ｌと、超電導リングを含む
記憶Ｂ２とから構成されている。
ＦＥＴｌ０は、ＩＱ的なシリコン基板上に形成されたＮ
チャネル型ＭＯＳＦＥＴである。また、超電導リング２
は、基板と平行に形成された２本の超電導リング２１並
びに２２から形成されており、この２本の超電導リング
２１．２２は、その間に絶縁層２３を介して形成されて
互いに独立して電流を流すことができるように構成され
ている。
チャネル型ＭＯＳＦＥＴである。また、超電導リング２
は、基板と平行に形成された２本の超電導リング２１並
びに２２から形成されており、この２本の超電導リング
２１．２２は、その間に絶縁層２３を介して形成されて
互いに独立して電流を流すことができるように構成され
ている。
今、超電導リング２１および／または２２に所定の電流
を流すと、この電流によって基板１０に垂直な磁場が形
成され、この磁場がＦＥＴＩに印加されることになる。
を流すと、この電流によって基板１０に垂直な磁場が形
成され、この磁場がＦＥＴＩに印加されることになる。
第２図は、ＦＥＴＩに磁場を印加した際に、ＦＥＴＩの
反転層が示す導電率のゲート電圧依存性を示すグラフで
ある。
反転層が示す導電率のゲート電圧依存性を示すグラフで
ある。
第２図において、点線で示す曲線Ｂ１は、超電導リング
２１にのみ電流を流した場合の特性を示している。第２
図に示すように、磁場中のＦＥＴＩは、所謂ランダウ準
位を形成している。続いて、超電導リング２２にも電流
を流すと、ＦＥＴＩに印加される磁場は増加し、従って
、ＦＥＴＩは、第２図に実線で示す曲線Ｂ２のような特
ｉ生を示す。
２１にのみ電流を流した場合の特性を示している。第２
図に示すように、磁場中のＦＥＴＩは、所謂ランダウ準
位を形成している。続いて、超電導リング２２にも電流
を流すと、ＦＥＴＩに印加される磁場は増加し、従って
、ＦＥＴＩは、第２図に実線で示す曲線Ｂ２のような特
ｉ生を示す。
即ち、超電導リング２２に電流が流れているか否かによ
って、それぞれ１″または“０″に対応する２値を保存
することができる。
って、それぞれ１″または“０″に対応する２値を保存
することができる。
発明の効果
以上詳述のように、本発明による記憶装置は、ＦＥＴと
超電導リングという極めて簡単な構成でありながら、電
流の制御によってデータの書込みあるいは消去を行うこ
とができ、また、書き換えによる阻止の劣化が無いので
記憶内容の書き換え回数に制限がない。更に、−旦書き
込まれた記憶内容は、実質的に永久に保存されるので、
不揮発性記憶装置として理想的な特性を備えている。
超電導リングという極めて簡単な構成でありながら、電
流の制御によってデータの書込みあるいは消去を行うこ
とができ、また、書き換えによる阻止の劣化が無いので
記憶内容の書き換え回数に制限がない。更に、−旦書き
込まれた記憶内容は、実質的に永久に保存されるので、
不揮発性記憶装置として理想的な特性を備えている。
また、この記憶装置は、ＭＯＳＦＥＴ形成技術という極
めて成熟した技術に、超電導リングの形成を付加するの
みで得ることができ、歩留り良く容易に実現することが
できる。
めて成熟した技術に、超電導リングの形成を付加するの
みで得ることができ、歩留り良く容易に実現することが
できる。
第１図は、本発明による不揮発性記憶装置の構成を、そ
のメモリセルの断面によって示す図であり、 第２図は、第１図に示したメモリセルの１ビツトデータ
の記憶動作を説明する図である。 〔主な参照番号〕 １・・・・・検出部、 ２・・・・・記憶部、 １０・・・・・ＦＥＴ。 ２１．２２・・・超電導リング、 ２３・・・・・絶縁層 特許出願人 住友電気工業株式会社
のメモリセルの断面によって示す図であり、 第２図は、第１図に示したメモリセルの１ビツトデータ
の記憶動作を説明する図である。 〔主な参照番号〕 １・・・・・検出部、 ２・・・・・記憶部、 １０・・・・・ＦＥＴ。 ２１．２２・・・超電導リング、 ２３・・・・・絶縁層 特許出願人 住友電気工業株式会社
Claims (6)
- （１）少なくともひとつは選択的に電流を印加すること
のできる複数の超電導リングからなる記憶部と、該超電
導リングに電流を印加した際に発生する磁場内に位置し
て配設されたＭＯＳＦＥＴを備えた検出部とを備えるメ
モリセルによって構成され、該ＭＯＳＦＥＴの磁場内で
のゲート電圧依存特性の変化によって、ディジタル値の
書込み、消去または保存が可能であることを特徴とする
不揮発性記憶装置。 - （２）前記超電導リングが、一般式； （α＿１＿−＿ｘβ＿ｘ）γ＿ｙδ＿ｚ） （但し、αは周期律表IIａ、IIIａ族元素から選択され
た１種であり、βは周期律表IIａ、IIIａ族元素でαと
同じものを含む元素から選択された元素であり、γは周
期律表Ｉｂ、IIｂ、IIIｂ、VIIIａ族元素から選択され
た少なくとも１種の元素であり、δはＯ、Ｂ（硼素）、
Ｃ（炭素）、Ｎ、Ｆ及びＳのうちから選択された少なく
とも１種であり、ｘは、α＋βに対するβの原子比で、
０．１≦ｘ≦０．９であり、ｙ及びｚは、（α＿１＿−
＿ｘβ＿ｘ）を１とした場合に０．４≦ｙ≦３．０、１
≦ｙ≦５となる原子比である） で示す組成を有する複合酸化物超電導材料により形成さ
れていることを特徴とする特許請求の範囲第１項に記載
の不揮発性記憶装置。 - （３）前記元素αがＢａであり、前記元素βがＹであり
、前記元素γがＣｕであり、前記δがＯであることを特
徴とする特許請求の範囲第２項に記載の不揮発性記憶装
置。 - （４）前記元素αがＢａであり、前記元素βがＬａであ
り、前記元素γがＣｕであり、前記δがＯであることを
特徴とする特許請求の範囲第２項に記載の不揮発性記憶
装置。 - （５）前記元素αがＳｒであり、前記元素βがＬａであ
り、前記元素γがＣｕであり、前記δがＯであることを
特徴とする特許請求の範囲第２項に記載の不揮発性記憶
装置。 - （６）前記元素αがＢａであり、前記元素βがＨｏであ
り、前記元素ＴがＣｕであり、前記δがＯであることを
特徴とする特許請求の範囲第２項に記載の不揮発性記憶
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30494087A JPH0671099B2 (ja) | 1987-12-02 | 1987-12-02 | 不揮発性記憶装置 |
| AU26456/88A AU612207B2 (en) | 1987-12-02 | 1988-12-01 | Nonvolatile memory element |
| CA000584764A CA1311053C (en) | 1987-12-02 | 1988-12-01 | Nonvolatile memory element |
| EP88403050A EP0319427A3 (en) | 1987-12-02 | 1988-12-02 | Nonvolatile memory element |
| KR1019880016076A KR910009045B1 (ko) | 1987-12-02 | 1988-12-02 | 불휘발성 기억장치 |
| US08/028,632 US5332722A (en) | 1987-12-02 | 1993-03-08 | Nonvolatile memory element composed of combined superconductor ring and MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30494087A JPH0671099B2 (ja) | 1987-12-02 | 1987-12-02 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01146377A true JPH01146377A (ja) | 1989-06-08 |
| JPH0671099B2 JPH0671099B2 (ja) | 1994-09-07 |
Family
ID=17939148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30494087A Expired - Fee Related JPH0671099B2 (ja) | 1987-12-02 | 1987-12-02 | 不揮発性記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0319427A3 (ja) |
| JP (1) | JPH0671099B2 (ja) |
| KR (1) | KR910009045B1 (ja) |
| AU (1) | AU612207B2 (ja) |
| CA (1) | CA1311053C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260177A (ja) * | 1988-08-25 | 1990-02-28 | Sharp Corp | 超伝導トランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4048648A (en) * | 1976-06-30 | 1977-09-13 | International Business Machines Corporation | High carrier velocity fet magnetic sensor |
| JPS5768092A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor memory device |
| FR2611300B1 (fr) * | 1987-02-20 | 1989-04-21 | Labo Electronique Physique | Circuit de stockage d'informations a faible temps d'acces |
-
1987
- 1987-12-02 JP JP30494087A patent/JPH0671099B2/ja not_active Expired - Fee Related
-
1988
- 1988-12-01 CA CA000584764A patent/CA1311053C/en not_active Expired - Fee Related
- 1988-12-01 AU AU26456/88A patent/AU612207B2/en not_active Ceased
- 1988-12-02 KR KR1019880016076A patent/KR910009045B1/ko not_active IP Right Cessation
- 1988-12-02 EP EP88403050A patent/EP0319427A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260177A (ja) * | 1988-08-25 | 1990-02-28 | Sharp Corp | 超伝導トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0319427A3 (en) | 1990-05-09 |
| AU612207B2 (en) | 1991-07-04 |
| CA1311053C (en) | 1992-12-01 |
| KR890011123A (ko) | 1989-08-12 |
| EP0319427A2 (en) | 1989-06-07 |
| JPH0671099B2 (ja) | 1994-09-07 |
| AU2645688A (en) | 1989-06-08 |
| KR910009045B1 (ko) | 1991-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750395B2 (en) | Scalable Flash/NV structures and devices with extended endurance | |
| US5774400A (en) | Structure and method to prevent over erasure of nonvolatile memory transistors | |
| Hanafi et al. | Fast and long retention-time nano-crystal memory | |
| US7728626B2 (en) | Memory utilizing oxide nanolaminates | |
| US6731544B2 (en) | Method and apparatus for multiple byte or page mode programming of a flash memory array | |
| US6788573B2 (en) | Non-volatile semiconductor memory and method of operating the same | |
| JP2986359B2 (ja) | 低電圧メモリ | |
| US6747899B2 (en) | Method and apparatus for multiple byte or page mode programming of a flash memory array | |
| JP5459999B2 (ja) | 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法 | |
| US5065201A (en) | Semiconductor memory device | |
| US7759196B2 (en) | Multi-bit non-volatile memory device, method of operating the same, and method of fabricating the same | |
| JPS5927111B2 (ja) | 半導体デバイスの製造方法 | |
| US6313503B1 (en) | MNOS-type memory using single electron transistor and driving method thereof | |
| US9922833B2 (en) | Charge trapping split gate embedded flash memory and associated methods | |
| KR20050069134A (ko) | 반도체 소자 | |
| US5600164A (en) | Non-volatile semiconductor memory device | |
| TWI498896B (zh) | 非揮發性半導體記憶電路 | |
| JPH01146377A (ja) | 不揮発性記憶装置 | |
| WO2001017031A1 (en) | Easy shrinkable novel non-volatile semiconductor memory cell utilizing split dielectric floating gate and method for making same | |
| JP2004158614A (ja) | 不揮発性半導体メモリ装置およびそのデータ書き込み方法 | |
| JPH04177769A (ja) | 電荷メモリ装置 | |
| US12041782B2 (en) | Memory device with ferroelectric charge trapping layer | |
| KR100573269B1 (ko) | 반도체 소자 | |
| Tokumitsu et al. | Applications of Oxide-Channel Ferroelectric-Gate Thin-Film Transistors | |
| KR100602934B1 (ko) | 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |