JPH01146322A - Manufacture of solid coupled body - Google Patents

Manufacture of solid coupled body

Info

Publication number
JPH01146322A
JPH01146322A JP87304574A JP30457487A JPH01146322A JP H01146322 A JPH01146322 A JP H01146322A JP 87304574 A JP87304574 A JP 87304574A JP 30457487 A JP30457487 A JP 30457487A JP H01146322 A JPH01146322 A JP H01146322A
Authority
JP
Japan
Prior art keywords
solid
phase
silicon
grown
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP87304574A
Other languages
Japanese (ja)
Inventor
Makoto Uchiyama
誠 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP87304574A priority Critical patent/JPH01146322A/en
Publication of JPH01146322A publication Critical patent/JPH01146322A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To make it possible to couple 2 solid bodies or more by a solid phase having a desired nature suitable for the purpose of use of a solid coupling without giving a change to the forms, properties and so on of the solid bodies to be coupled by a method wherein the two solid bodies or more are contraposed to each other at a necessary proximity interval and the solid phase is deposited and grown at the proximity interval part from the vapor phase of a necessary gas system. CONSTITUTION:Two solid bodies 1 and 2 or more are contraposed to each other at a necessary proximity interval L, a solid phase 3 is deposited and grown at the proximity interval part from the vapor phase of a necessary gas system and said solid bodies 1 and 2 are coupled with each other into a solid coupling 10. For example, two pieces of the Si semiconductor substrates 1 and 2, one side of which is 2mm or thereabouts square, are contraposed to each other as solid bodies in a reduced CVD reaction furnace in almost parallel to each other at the interval L of about 2mum. Then, the poly Si 3 is deposited and grown at the part of the interval L as a solid phase at a temperature of 630 deg.C, in 0.6Torr as a gas system, with He as a base, using 20% of SiH4 gas, at the amount of supply gas of 300cm<3>/min and by a reduced CVD method and two pieces of the substrates 1 and 2 are coupled with each other to obtain the solid couple 10.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばシリコン半導体基板同士等を一体的
に結合する固体結合体の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a method of manufacturing a solid-state bonded body for integrally bonding, for example, silicon semiconductor substrates.

(従来の技術) 固体同士を一体的に結合する従来の技術としては、例え
ば、接着剤を用いた接着法、2以上の結晶体における被
接合部分を接触させておいて融点以上に加熱する方法、
あるいは2以上の固体を真空中で融点近くまで加熱し拡
散接合を行なうか、又はこれと同時に加圧するホットプ
レス法等がある。
(Prior Art) Conventional techniques for integrally bonding solid bodies include, for example, a bonding method using an adhesive, and a method in which parts of two or more crystal bodies to be joined are brought into contact and heated to a temperature above the melting point. ,
Alternatively, there is a hot press method in which two or more solids are heated in a vacuum to near their melting point to perform diffusion bonding, or simultaneously pressurized.

(発明が解決しようとする問題点) 従来の接着剤を用いた接着法は、接着剤の使用が固体結
合体の使用目的に合致する場合は、手軽な方法と云える
が、固体結合体の使用目的によっては異物である接着剤
の使用が好ましくない場合があり、このような場合には
採用することができない。
(Problems to be Solved by the Invention) Conventional bonding methods using adhesives can be said to be an easy method if the use of the adhesive matches the purpose of use of the solid composite. Depending on the purpose of use, the use of an adhesive that is a foreign substance may be undesirable, and in such cases it cannot be used.

また、結晶体の被接合部分を融点以上に加熱する方法で
は、固体の一部又は全体が融解することになるので、そ
の融解部分が接合前の形状、性状と異なったものとなり
、歪みや変形が生じてしまう。
In addition, in the method of heating the part of the crystal to be joined above the melting point, part or all of the solid will melt, so the shape and properties of the melted part will be different from those before joining, causing distortion and deformation. will occur.

さらに、ホットプレス等の拡散接合による方法では、通
常、被接合固体を融点近くまで加熱する必要があるため
、クリープ等の変形による寸法精度の低下や残留応力が
大きくなることによる接合強度の低下が生じてしまう。
Furthermore, in diffusion bonding methods such as hot pressing, it is usually necessary to heat the solids to be bonded to near their melting point, which can lead to a decrease in dimensional accuracy due to deformation such as creep, and a decrease in bond strength due to increased residual stress. It will happen.

そして、上記の各方法においては、被結(接)合同体間
に形成し得る結く接)合体の材質は極めて限定されたも
のとなってしまう。
In each of the above-mentioned methods, the material of the joining body that can be formed between the joining bodies is extremely limited.

ところで、近時、第4図に示すような半導体デバイスの
一種である電導度変調形MO3FETにおいて、単結晶
シリコンからなる基板領域としての第1nベース領域1
5と第2nベース領域16との間に、ラッチアップ防止
の目的で、多量のキャリヤ再結合中心を含む多結晶シリ
コン層17を形成する技術が考えられている。第4図中
、18はMO8FET領域であり、p形チャネル領域1
9、n+ソース領域21、ゲート絶縁膜22及びゲート
電極23等で構成されている。
Incidentally, in recent years, in a conductivity modulated MO3FET, which is a type of semiconductor device as shown in FIG.
A technique has been considered in which a polycrystalline silicon layer 17 containing a large amount of carrier recombination centers is formed between the base region 5 and the second n-base region 16 for the purpose of preventing latch-up. In FIG. 4, 18 is a MO8FET region, and p-type channel region 1
9, an n+ source region 21, a gate insulating film 22, a gate electrode 23, and the like.

そして、この層間多結晶シリコン構造は、0MO8IC
のラッチアップ防止にも多大の効渠を有するので、信頼
性の高い0MO8(C製造のためには、単結晶シリコン
−多結晶シリコン−単結晶シリコンの構造を形成するこ
とが極めて大切な技術となっている。
And this interlayer polycrystalline silicon structure is 0MO8IC
Because it is highly effective in preventing latch-up, forming a monocrystalline silicon-polycrystalline silicon-monocrystalline silicon structure is an extremely important technology for the production of highly reliable 0MO8 (C). It has become.

しかし、このような層間多結晶シリコン構造等に、前述
の接着剤を用いた接着法は適用不可能であり、また、他
の方法も前述した諸種の問題点があることから採用する
ことは難しい。そして、さらに従来の半導体プロセス技
術においても、単結晶半導体基板上に多結晶半導体を堆
積し、さらにその上に単結晶半導体を形成する技術は存
在していない。
However, the above-mentioned bonding method using an adhesive cannot be applied to such an interlayer polycrystalline silicon structure, and it is difficult to adopt other methods because they have the various problems mentioned above. . Moreover, even in conventional semiconductor process technology, there is no technology for depositing a polycrystalline semiconductor on a single-crystal semiconductor substrate and further forming a single-crystal semiconductor thereon.

一方、単結晶半導体−アモルファス半導体−単結晶半導
体、単結晶半導体−金属−単結晶半導体、単結晶半導体
−金属間化合物−単結晶半導体等の3層構造又はより多
層構造の実現は、より高度な機能を有する電子デバイス
への発展上必要不可欠の技術と考えられる。
On the other hand, the realization of three-layer structures or more multilayer structures such as single crystal semiconductor - amorphous semiconductor - single crystal semiconductor, single crystal semiconductor - metal - single crystal semiconductor, single crystal semiconductor - intermetallic compound - single crystal semiconductor, etc. This technology is considered essential for the development of functional electronic devices.

ここにおいて、この発明は、被結合固体の形状、性状等
に変化を与えることがなく、所要の寸法精度で結合する
ことができるとともに、固体結合体の使用目的に適った
所望の性質を有する固相により2以上の固体を結合する
ことのできる固体結合体の製造方法を提供することを目
的とする。
Here, the present invention provides a solid bond that can be bonded with required dimensional accuracy without changing the shape, properties, etc. of the solid to be bonded, and that has desired properties suitable for the purpose of use of the solid bond. It is an object of the present invention to provide a method for producing a solid-state bonded body capable of bonding two or more solids through a phase.

[発明の構成] 〈問題点を解決するための手段) この発明は上記問題点を解決するために、2以上の固体
を所要の近接間隔をおいて対置し、該近接間隔部に所要
ガス系の気相から固相を析出成長させて当該2以上の固
体を結合し固体結合体とすることを要旨とする。
[Structure of the Invention] <Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention arranges two or more solids opposite each other at a required close distance, and connects a required gas system to the close space. The gist of the method is to grow a solid phase by precipitation from a gas phase and combine two or more solids to form a solid composite.

(作用) 所要ガス系の気相が、同相を析出する温度まで上げられ
て、2以上の固体の近接間隔部に固相が析出成長されて
当該2以上の固体が結合され、固体結合体とされる。気
相から固相を析出する反応温度は、通常、被結合固体の
融点より低いので、被結合固体の形状、寸法等に変化の
生じることが避けられる。
(Function) The gas phase of the required gas system is raised to a temperature at which the same phase is precipitated, and the solid phase is precipitated and grown in the closely spaced parts of two or more solids, and the two or more solids are combined, forming a solid composite. be done. Since the reaction temperature for precipitating the solid phase from the gas phase is usually lower than the melting point of the solids to be bound, changes in the shape, dimensions, etc. of the solids to be bound can be avoided.

また、特に半導体デバイスの製造分野では、ガス系及び
反応温度等の選択により、固相として多結晶半導体、ア
モルファス半導体及び所要の絶縁物等を析出させること
が比較的容易なので、固体結合体の使用目的に適った所
望の性質を有する固相を適宜に選択して2以上の固体を
結合することが可能とされる。
In addition, especially in the field of semiconductor device manufacturing, it is relatively easy to deposit polycrystalline semiconductors, amorphous semiconductors, and required insulators as a solid phase by selecting the gas system and reaction temperature, so solid composites are used. It is possible to combine two or more solids by appropriately selecting a solid phase having desired properties suitable for the purpose.

(実施例) 以下、この発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1実施例 第1図の(a)、(b)を用いてこの実施例を説明する
First Embodiment This embodiment will be explained using FIGS. 1(a) and 1(b).

この実施例はシリコン半導体基板の結合に適用されてい
る。
This embodiment is applied to bonding silicon semiconductor substrates.

第1図(a)に示すように、まず、固体として一辺が2
mm程度四方の2個のシリコン半導体基板1.2を、は
ぼ平行に約2μmの間隔りをおいて図示省略のLP(減
圧’)CVD反応炉に対置した。次いで、第2図(b)
に示すように、温度630℃、ガス系としては0.6T
Orr、Heベース、20%s + 84を使用し、供
給ガスff1300cm3 /minで、LI’CVD
により、間隔りの部分に固相として多結晶シリコン3を
析出成長させて、2個の半導体基板1.2を結合し、固
体結合体10とした。
As shown in Figure 1(a), first, as a solid, one side is 2.
Two silicon semiconductor substrates 1.2 each measuring about mm square were placed substantially parallel to each other with an interval of about 2 μm in an LP (low pressure') CVD reactor (not shown). Next, Fig. 2(b)
As shown in the figure, the temperature is 630℃ and the gas system is 0.6T.
LI'CVD using Orr, He base, 20% s + 84, supply gas ff1300cm3/min
As a result, polycrystalline silicon 3 was precipitated and grown as a solid phase in the spaced areas, and the two semiconductor substrates 1.2 were bonded to form a solid bonded body 10.

この結合用固相の析出成長時に、ときには固相中に、“
ひげ″が形成されることがあったが、析量温度より高い
温度で加熱処理することより、それらのパひげパは消滅
した。また、このとき、開基板1.2間を、平行に加圧
することにより、゛ひげ″の消滅効果が増した。
During the precipitation and growth of this binding solid phase, sometimes “
In some cases, whiskers were formed, but those whiskers disappeared by heat treatment at a temperature higher than the deposition temperature.In addition, at this time, the open substrates 1 and 2 were applied parallel to each other. By applying pressure, the effect of eliminating "whiskers" was increased.

また、間隔りを1μm、’3μm、5μmに変えても、
これに応じて析出成長時間をかけることにより、強固な
固体結合体10を得ることができた。
Also, even if the spacing is changed to 1μm, 3μm, 5μm,
By increasing the precipitation growth time accordingly, a strong solid bond 10 could be obtained.

第2実施例 固体としては、前記第1実施例(第1図)のものと同様
に、−辺が2mm程度四方の2個のシリコン半導体基板
1.2を使用し、生成温度のみを560℃とし、その他
のガス系等の条件も前記第1実施例のものと同様にして
、間隔りの部分に同相としてアモルファスシリコンを成
長させて、2個の半導体基板1.2を結合し、固体結合
体を得た。
As the solids of the second embodiment, two silicon semiconductor substrates 1.2 each having a side of approximately 2 mm square were used, as in the first embodiment (FIG. 1), and only the generation temperature was 560°C. With other gas conditions and other conditions similar to those of the first embodiment, amorphous silicon is grown in the same phase in the spaced areas, and the two semiconductor substrates 1.2 are bonded to form a solid bond. I got a body.

第3実施例 固体としては、前記第1実施例(第1図)等のものと同
様の2個のシリコン半導体基板1.2を使用した。温度
750℃でガス系としては0.75TorrSS i 
1−12 C12及びNH3をそれぞれ供給ガスfjt
70cm3 /m i n及び700cm3 /m i
 nとし、LPGVDにより、間隔りの部分に固相とし
て窒化シリコンを析出成長させて、2個の半導体基板1
.2を結合し、強固な固体結合体を得た。
As the solid bodies of the third embodiment, two silicon semiconductor substrates 1.2 similar to those of the first embodiment (FIG. 1) were used. 0.75 Torr SS i as a gas system at a temperature of 750°C
1-12 C12 and NH3 are respectively supplied as gas fjt
70cm3/min and 700cm3/min
n, and silicon nitride is deposited and grown as a solid phase in the spaced areas by LPGVD to form two semiconductor substrates 1.
.. 2 was bonded to obtain a strong solid bond.

第4実施例 第2図の(a)、(Dを用いてこの実施例を説明する。Fourth example This embodiment will be explained using (a) and (D) of FIG.

この実施例は、固体結合体20の製造に際して、2個の
固体間の間隔を安定に保つため、その固体間にスペーサ
6を用いたものである。
In this embodiment, a spacer 6 is used between two solid bodies in order to maintain a stable distance between the two solid bodies when manufacturing the solid body 20.

スペーサ6の形成法を、固体として2個のシリコン半導
体基板4.5を使用し、この両者4.5を約2μmの間
隔りをおいて平行に対置し、結合化を行なう場合につい
て説明する。
The method for forming the spacer 6 will be described using two solid silicon semiconductor substrates 4.5, which are placed parallel to each other with an interval of about 2 .mu.m and are bonded together.

スペーサ6は、一方のシリコン半導体基板4の被結合面
に、LPGVDにより、厚さ約2μmの多結晶シリコン
膜を堆積し、次いで、これにフォトバターニングとエツ
チングを施すことにより、所要の位置に所望の形状のも
のを形成することができる。
The spacer 6 is formed by depositing a polycrystalline silicon film with a thickness of about 2 μm on the bonding surface of one of the silicon semiconductor substrates 4 by LPGVD, and then photobuttering and etching it to the desired position. A desired shape can be formed.

条件例としては、温度620℃、ガス系として0.6T
orr、Heベース、20%Si’H4を使用し、LP
GVDにより、シリコン半導体基板4上に、多結晶シリ
コン膜を約2μmの厚さに堆積する。次いで、これに所
望のフォトパターニングを施したのち、CF4  (9
5%)+02(5%)ガス、150W、70℃、0.4
Torrの条件下でガスエツチングを行なうことにより
、多結晶シリコン膜からなるスペーサ6を形成すること
ができる。
Examples of conditions include a temperature of 620℃ and a gas system of 0.6T.
orr, He-based, 20% Si'H4, LP
A polycrystalline silicon film is deposited to a thickness of about 2 μm on the silicon semiconductor substrate 4 by GVD. Next, after performing desired photopatterning on this, CF4 (9
5%) +02 (5%) gas, 150W, 70℃, 0.4
Spacers 6 made of a polycrystalline silicon film can be formed by performing gas etching under Torr conditions.

そして、上記のようにして形成したスペーサ6により、
2個のシリコン半導体基板4.5の間隔を安定に保った
状態で、前記第1実施例、第2実施例又は第3実施例の
何れかの結合処理を施すことにより、間隔りの部分に、
多結晶シリコン、アモルファスシリコン又は窒化シリコ
ンからなる固相7を析出成長させて、2個の半導体基板
4.5を結合し、固体結合体20を得ることができる。
Then, with the spacer 6 formed as described above,
By performing the bonding process according to any one of the first embodiment, second embodiment, or third embodiment while keeping the distance between the two silicon semiconductor substrates 4.5 stable, the distance between the two silicon semiconductor substrates 4.5 is fixed. ,
A solid phase 7 consisting of polycrystalline silicon, amorphous silicon or silicon nitride can be deposited and grown to bond the two semiconductor substrates 4.5 to obtain a solid state combination 20.

なお、スペーサ6の形成膜としては、多結晶シリコン膜
に限らず、固体の被結合面に、その厚みを所望精度にコ
ントロールして形成することができ、またエツチングに
よりパターン加工が可能な膜であって、さらに結合処理
時に2個の固体間の間隔を安定に保持し得るものであれ
ば、どのようなものでも使用することができる。
Note that the film for forming the spacer 6 is not limited to a polycrystalline silicon film, but may also be a film that can be formed on the surface of a solid to be bonded with its thickness controlled with desired accuracy, and that can be patterned by etching. Any material can be used as long as it can stably maintain the distance between the two solids during the bonding process.

固体としてシリコン半導体基板を結合する場合を例にと
ると、スペーサ6の形成膜としては、熱シリコン酸化膜
、LPGVDにより形成可能な窒化シリコン膜、常圧C
VDにより形成可能なシリコン酸化膜、PSG膜、BS
G膜、BPSG膜、或いはスパッタリング、EB蒸着法
等により形成可能な金属膜、合金膜等の何れも使用する
ことができ、さらにはスピンコード法により形成可能な
スピンオングラスや高分子膜も使用することができる。
Taking the case of bonding a silicon semiconductor substrate as a solid as an example, the film for forming the spacer 6 may be a thermal silicon oxide film, a silicon nitride film that can be formed by LPGVD, or a normal pressure C
Silicon oxide film, PSG film, BS that can be formed by VD
Any G film, BPSG film, metal film, alloy film, etc. that can be formed by sputtering, EB evaporation, etc. can be used, and spin-on glass or polymer films that can be formed by spin coding can also be used. be able to.

また、スペーサ6の形成膜として選択溶解等が可能なも
のを使用した場合には、固体結合体の形成後に、必要に
応じてそのスペーサ6のみを除去することができる。例
えば、2個のシリコン半導体基板を熱シリコン酸化膜で
形成したスペーサを用いて多結晶シリコンにより一体的
に結合した場合であれば、例えば、ぶつ化アンモニウム
:ふつ酸=10.5モル=3モル上ルのエッチャントに
よりそのスペーサを室温で選択的にエツチング除去する
ことができる。
Further, when a film that can be selectively dissolved is used as the film for forming the spacer 6, only the spacer 6 can be removed as necessary after the solid bond is formed. For example, if two silicon semiconductor substrates are integrally bonded by polycrystalline silicon using a spacer formed of a thermal silicon oxide film, for example, ammonium fluoride:hydrofluoric acid = 10.5 mol = 3 mol The upper etchant allows the spacer to be selectively etched away at room temperature.

第5実施例 第3図の(a)、(b)を用いてこの実施例を説明する
Fifth Embodiment This embodiment will be explained using FIGS. 3(a) and 3(b).

この実施例は、比較的広い被結合面積を有する固体の結
合に際して、その被結合面に端面に開口した溝を形成し
て、結合用固相を反応析出させるためのガスを被結合面
の全体に行渡らせ、確実な結合を得るようにしたもので
ある。
In this embodiment, when bonding solids having a relatively large area to be bonded, grooves with openings at the end surfaces are formed in the bonded surfaces to allow gas to react and precipitate the solid phase for bonding over the entire surface of the bonded surfaces. It was designed to ensure a reliable connection.

例えば−辺が4mm程度四方の2個のシリコン半導体基
板8.9を結合するに際して、一方のシリコン半導体基
板8に、フォトパターニングを行なったのち、例えば4
9%HF:69.5%1−+03  : CH3C00
H= 1 : 2 : 1のエッチャントを使用した湿
式エツチングにより、幅1mm。
For example, when bonding two silicon semiconductor substrates 8 and 9 each having a side of about 4 mm, one silicon semiconductor substrate 8 is photo-patterned, and then, for example,
9%HF: 69.5%1-+03: CH3C00
Width 1 mm by wet etching using H=1:2:1 etchant.

深さ5μmの平面的にみたとき十字形の溝11を形成し
た。また、シリコン半導体基板8の被結合面に、CvD
により厚さ約2μmのシリコン酸化膜を堆積し、次いで
、これにフォトパターニング及びエツチングを施すこと
により、正方形の基板8の四隅に、−辺が約3μmで厚
みが約2μmのスペーサ12を形成した。
A groove 11 having a depth of 5 μm and having a cross shape when viewed from above was formed. Further, CvD is applied to the bonding surface of the silicon semiconductor substrate 8
By depositing a silicon oxide film with a thickness of about 2 μm, and then photopatterning and etching it, spacers 12 with a negative side of about 3 μm and a thickness of about 2 μm were formed at the four corners of the square substrate 8. .

そして、スペーサ12により、2個のシリコン半導体基
板8.9の間隔を安定に保った状態で、温度620℃、
ガス系としては0.6Torr。
Then, with the spacer 12 keeping the distance between the two silicon semiconductor substrates 8.9 stable, the temperature is set at 620°C.
0.6 Torr for gas system.

Heベース、20%SiH4を使用してLPGVDによ
り、その間隔の部分に固相として多結晶シリコン13を
析出成長させて、2個のシリコン半導体基板8.9を結
合し、強固な固体結合体30を得た。
Polycrystalline silicon 13 is deposited and grown as a solid phase in the space between the two silicon semiconductor substrates 8.9 by LPGVD using He-based 20% SiH4 to form a strong solid bond 30. I got it.

以上述べた各実施例によれば、被結合固体と結合用析出
固相との接合強度と、被結合固体及び結合用析出固相そ
のものの強度とで定まる強固な固体結合体の製造が可能
である。即ち、被結合固体に気相から析出付着する固相
であれば、その固相による接合強度を有する固体結合体
が形成できる。
According to each of the embodiments described above, it is possible to manufacture a strong solid bond determined by the bonding strength between the solid to be bonded and the precipitated solid phase for bonding, and the strength of the solid to be bonded and the precipitated solid phase for bonding themselves. be. That is, if the solid phase is deposited and adhered to the solid to be bonded from the gas phase, a solid bonded body having the bonding strength due to the solid phase can be formed.

なお、被結合固体としては、上述の各実施例で挙げたシ
リコン半導体基板に限らず、その他の半導体、金屈、セ
ラミックス、N機物、有機物の結晶体及び非晶体等を対
象とすることができ、また気相から析出してこれの固体
に付着する物質であれば、何れの物質でも結合用の固相
となり得る。
Note that the solid to be bonded is not limited to the silicon semiconductor substrate mentioned in each of the above-mentioned examples, but may also include other semiconductors, metal oxides, ceramics, organic materials, crystalline and amorphous organic materials, etc. Any substance can be used as the solid phase for bonding, as long as it can be deposited from the gas phase and attached to the solid.

そしてさらに、使用する装置としては各種のCVD装置
、エピタキシャル膜形成装置、各種のPvD装置、スパ
ッタリング成膜装置等の気相より固相を析出する現象を
利用する装置であれば全て使用することができる。
Furthermore, all devices that utilize the phenomenon of precipitating a solid phase from a gas phase, such as various CVD devices, epitaxial film forming devices, various PvD devices, and sputtering film forming devices, can be used. can.

また、被結合固体は、2つ以上であってどのような相対
的位置関係であっても結合は可能である。
Moreover, two or more solids to be bound can be bound in any relative positional relationship.

[発明の効果] 以上説明したように、この発明によれば、2以上の固体
の近接間隔部に所要ガス系の気相から固相を析出成長さ
せて当該2以上の固体を結合するようにしたので、被結
合固体が融点まで加熱されることが避けられて、当該被
結合固体の形状、性状等に変化の生じることが防止され
るとともに所要の寸法精度で結合することができる。ま
た、特に半導体デバイスの製造分野では、ガス系及び反
応温度等の選択により、同相として多結晶半導体、アモ
ルファス半導体及び所要の絶縁物等を析出させることが
比較的容易なので、固体結合体の使用目的に適った所望
の性質を有する同相を適宜に選択して2以上の固体を結
合することができるという利点がある。
[Effects of the Invention] As explained above, according to the present invention, a solid phase is precipitated and grown from a gas phase of a required gas system in a closely spaced part of two or more solids to bond the two or more solids together. Therefore, heating of the solid to be bonded to its melting point can be avoided, and changes in the shape, properties, etc. of the solid to be bonded can be prevented and bonding can be performed with the required dimensional accuracy. In addition, especially in the field of semiconductor device manufacturing, it is relatively easy to precipitate polycrystalline semiconductors, amorphous semiconductors, and required insulators as the same phase by selecting the gas system and reaction temperature. There is an advantage that two or more solids can be combined by appropriately selecting the same phase having desired properties suitable for the purpose.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る固体結合体の製造方法の第1実
施例ないし第3実施例を説明するための工程図、第2図
はこの発明の第4実施例を説明するための工程図、第3
図はこの発明の第5実施例を説明するための工程図、第
4図はこの発明を適用することのできる従来の半導体デ
バイスの一例を示す縦断面図である。 1.2.4.5.8.9:シリコン半導体基板(固体)
、 3.13:多結晶シリコン(固相)、 7:固相、  10.20.30:固体結合体。 第1 図(a) 第1図(b) 第2図 (a) 第2日 (b)
FIG. 1 is a process diagram for explaining the first to third embodiments of the method for producing a solid composite according to the present invention, and FIG. 2 is a process diagram for explaining the fourth embodiment of the present invention. , 3rd
FIG. 4 is a process diagram for explaining a fifth embodiment of the present invention, and FIG. 4 is a longitudinal sectional view showing an example of a conventional semiconductor device to which the present invention can be applied. 1.2.4.5.8.9: Silicon semiconductor substrate (solid)
, 3.13: Polycrystalline silicon (solid phase), 7: Solid phase, 10.20.30: Solid bond. Figure 1 (a) Figure 1 (b) Figure 2 (a) Day 2 (b)

Claims (1)

【特許請求の範囲】[Claims]  2以上の固体を所要の近接間隔をおいて対置し該近接
間隔部に所要ガス系の気相から固相を析出成長させて当
該2以上の固体を結合し固体結合体とすることを特徴と
する固体結合体の製造方法。
The method is characterized in that two or more solids are placed opposite each other at a required close distance, and a solid phase is deposited and grown from the gas phase of a required gas system in the close space to combine the two or more solids to form a solid bond. A method for producing a solid-state composite.
JP87304574A 1987-12-03 1987-12-03 Manufacture of solid coupled body Pending JPH01146322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP87304574A JPH01146322A (en) 1987-12-03 1987-12-03 Manufacture of solid coupled body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP87304574A JPH01146322A (en) 1987-12-03 1987-12-03 Manufacture of solid coupled body

Publications (1)

Publication Number Publication Date
JPH01146322A true JPH01146322A (en) 1989-06-08

Family

ID=17934629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP87304574A Pending JPH01146322A (en) 1987-12-03 1987-12-03 Manufacture of solid coupled body

Country Status (1)

Country Link
JP (1) JPH01146322A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505672A (en) * 1996-03-12 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Semiconductor body having a substrate adhered to a support

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217633A (en) * 1986-03-19 1987-09-25 Fujitsu Ltd Planar plate bonding method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217633A (en) * 1986-03-19 1987-09-25 Fujitsu Ltd Planar plate bonding method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505672A (en) * 1996-03-12 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Semiconductor body having a substrate adhered to a support

Similar Documents

Publication Publication Date Title
JP3513592B2 (en) Manufacturing method of solar cell
JPH01315159A (en) Dielectric-isolation semiconductor substrate and its manufacture
JPH0613456A (en) Manufacture of semiconductor device
JPH01146322A (en) Manufacture of solid coupled body
JPH02143415A (en) Formation of single crystal silicon film
JP2642645B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JPH0952793A (en) Formation of film
JPS6329937A (en) Semiconductor substrate
JP2534673B2 (en) Method for manufacturing dielectric isolation substrate
JPS61182242A (en) Manufacture of semiconductor device
JPH056883A (en) Manufacture of semiconductor substrate
JPS63226914A (en) Manufacture of semiconductor device
JPH01230255A (en) Manufacture of semiconductor substrate
JPS6362252A (en) Manufacture of dielectric isolation substrate
JP2779954B2 (en) Semiconductor substrate manufacturing method
JPH0334531A (en) Semiconductor substrate
JP2501209B2 (en) Glass substrate and manufacturing method thereof
SU348132A1 (en) Method of connecting silicon monocrystaline plates to foreign substrata
KR940008012B1 (en) Direct bonding method of hetero-type semiconductor substrate
KR940008022B1 (en) Junction method of hetero semiconductors
JPH03265157A (en) Manufacture of semiconductor substrate
JPS63260014A (en) Method of forming silicon carbide single crystal thin film
JPS6294937A (en) Manufacture of semiconductor integrated circuit device
JPH0235459B2 (en)
JPS63205926A (en) Manufacture of dielectric isolation substrate