JPS6329937A - Semiconductor substrate - Google Patents
Semiconductor substrateInfo
- Publication number
- JPS6329937A JPS6329937A JP17326886A JP17326886A JPS6329937A JP S6329937 A JPS6329937 A JP S6329937A JP 17326886 A JP17326886 A JP 17326886A JP 17326886 A JP17326886 A JP 17326886A JP S6329937 A JPS6329937 A JP S6329937A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- gettering
- wafers
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims description 19
- 235000012431 wafers Nutrition 0.000 claims abstract description 57
- 238000005247 gettering Methods 0.000 claims abstract description 45
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 2
- 238000005304 joining Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタ、バイポーラトランジス
タ、電荷転送素子、固体撮像素子等の各種半導体素子を
具備する半導体装置を１成する半導体基板に関わる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor substrate constituting a semiconductor device including various semiconductor elements such as a field effect transistor, a bipolar transistor, a charge transfer device, and a solid-state image sensor.
本発明は、少くとも対の半導体ウェファを何ら接着剤を
介することなく直接的に密着接着した措造をとり、その
接着面に、或いは、一方の半導体ウェファに、エクスト
リンシック・ゲッタリング或いはイントリンシック・ゲ
ッタリング機能すなわち不純物の析出や結晶欠陥の排除
を行うシンクを形成するものであり、このようにして特
に他方の半導体ウェファにおいて結晶性にすぐれ、特性
の良い各種半導体素子を形成することができるようにす
るものである。The present invention takes a structure in which at least a pair of semiconductor wafers are closely bonded directly without using any adhesive, and extrinsic gettering or intrinsic - It forms a gettering function, that is, a sink that precipitates impurities and eliminates crystal defects, and in this way, it is possible to form various semiconductor elements with excellent crystallinity and characteristics, especially in the other semiconductor wafer. It is intended to do so.
特性の良い半導体装置を製造するには、その半導体基板
の少くとも半導体動作領域の形成部において、特に重金
属不純物を排除して、この金属不純物が半導体基板中の
結晶欠陥に沈積したり、結晶欠陥の発生を助長したりす
ることがないようにするいわゆるゲッタリングを必要と
する。In order to manufacture a semiconductor device with good characteristics, it is necessary to eliminate heavy metal impurities from the semiconductor substrate, at least in the area where the semiconductor active region is formed. This requires so-called gettering to prevent the occurrence of such problems.
このゲッタリングは、大別してエクストリンシック・ゲ
ッタリングとイントリンシック・ゲッタリングが用いら
れている。This gettering is broadly classified into extrinsic gettering and intrinsic gettering.
エクストリンシック・ゲッタリングは、外部からの作用
でゲッタリングを行うものであり、これは例えば半導体
基板の裏面に燐ＰやボロンＢを拡敗したり、粗面を形成
するなどによって積極的に歪を形成して金属不純物等の
シンクを形成してゲッタリング作用を得るものである。Extrinsic gettering is a type of gettering that is performed by an external action, and is performed by actively creating distortion by, for example, spreading phosphorus P or boron B on the back surface of a semiconductor substrate, or forming a rough surface. The gettering effect is obtained by forming a sink for metal impurities and the like.
また、イントリンシック・ゲ・ツタリングは、半導体基
板中に内在させた酸素や、熱処理によって形成した歪を
シンクとしてゲッタリング作用を得るものである。Intrinsic gettering obtains a gettering effect by using oxygen inherent in a semiconductor substrate or strain formed by heat treatment as a sink.
しかしながらエクストリンシック・ゲッタリングでは、
基板の裏面にゲッタリング作用を行わしめるための処理
が施されるので、半導体動作領域となる表面との距離が
大となってこの動作領域におけるゲッタリングが不充分
となるという問題点がある。そして、このゲッタリング
を効果的に行うべく半導体基板の厚さを小さくすれば、
この基板の取扱い時に破損を生じさせるなどの問題が生
しる。また、エクストリンシック・ゲッタリングのため
に例えば燐の高濃度拡散層を基板の裏面に形成する場合
、これからのアウトディフュージョンによって半導体素
子の特性に影響を及ぼずおそれもあり、これを回避する
ためには、基板の裏面を包み込む被膜を形成する必要が
あるなど著しく作業が複雑となる。However, with extrinsic gettering,
Since the back surface of the substrate is subjected to a process for gettering, there is a problem in that the distance from the front surface, which is a semiconductor operating region, becomes large, resulting in insufficient gettering in this operating region. If the thickness of the semiconductor substrate is reduced to effectively perform this gettering,
Problems such as damage occur when handling this board. In addition, when forming a highly concentrated phosphorus diffusion layer on the back surface of the substrate for extrinsic gettering, there is a risk that future outdiffusion will affect the characteristics of the semiconductor device, and in order to avoid this, The process is extremely complicated, as it is necessary to form a film that wraps around the back side of the substrate.
また、イントリンシック・ゲッタリングを行う場合、基
板内部に動作領域の特性に影響を及ぼさずに酸素の導入
を行ったり歪の発生を生じさせる制御が難しいという問
題点がある。Furthermore, when performing intrinsic gettering, there is a problem in that it is difficult to introduce oxygen into the substrate or control the generation of strain without affecting the characteristics of the operating region.
本発明は、半導体基板の半導体素子を形成する動作領域
に対する金属不純物や結晶欠陥のゲ・７タリング作用を
確実に行うことができ、その取扱いにおける破損の問題
や、制御性の問題をすべて解決する。The present invention can reliably perform the gating action of metal impurities and crystal defects on the active region of the semiconductor substrate that forms the semiconductor element, and solves all problems of damage and controllability during handling. .
本発明は、少くとも対の半導体ウェファ、すなわち第１
のウェファと、半導体素子の動作領域を構成するための
第２のウェファとを直接的に密着させ、加熱することに
よって何ら接着剤の介在なく両ウェファの接合を行った
構成をとる。この接合技術については、例えば特開昭６
０−１２１７７６号公開公報或いは特開昭６０−１２１
７７７号公開公報に開示されているところである。The present invention provides at least a pair of semiconductor wafers, namely a first
This wafer and a second wafer for configuring the operating area of the semiconductor element are directly brought into close contact with each other, and the two wafers are bonded together by heating without the intervention of any adhesive. Regarding this joining technology, for example,
Publication No. 0-121776 or Japanese Unexamined Patent Publication No. 1983-121
This is disclosed in Publication No. 777.
このような構成において特に本発明においては、一方の
第１のウェファにゲッタリング機能、すなわちシンクを
形成するゲッタリング領域を形成するか、画筆１及び第
２のウェファの接着面にシンクが生じるようにする。In such a configuration, particularly in the present invention, a gettering region that forms a gettering function, that is, a sink, is formed on one of the first wafers, or a sink is formed on the adhesive surfaces of the brush 1 and the second wafer. Make it.
上述の構成では、一方の第１のウェファ、または第Ｘ及
び第２ウエフアの接着面にゲッタリング機能を存するゲ
ッタリング領域、いわゆるシンクが形成されるので、第
２のウェファの全厚さに渡って或いは少くとも第１のウ
ェファとの接着面から所要の厚さｄに亘１て、正金属、
欠陥のゲッタリングが行われる。したがって、この第２
のウェファを半導体素子の形成領域として、すなわち半
導体動作領域として用いることによってすぐれた特性の
半導体装置を製造することができる。特にこの第２のウ
ェファは、第１のウェファとの接合において全面エツチ
ング等によって必要十分に薄い厚さにすれば、動作領域
において確実に不純物、欠陥のゲッタリングがなされ、
しかも第２のウェファの存在によって取扱い時の破損な
どのおそれもない。また、ゲッタリングのシンク部を燐
Ｐ等の導入によって形成される場合においても、両ウェ
ファの貼合（接合）面において周面に臨むことがない位
五に形成すれば、前述したアウトディフュージョンの問
題も回避される。In the above configuration, a gettering region having a gettering function, a so-called sink, is formed on the bonding surface of one of the first wafers or the X and second wafers, so that or at least over a required thickness d from the adhesive surface with the first wafer, a positive metal,
Defect gettering is performed. Therefore, this second
By using the wafer as a semiconductor element formation region, that is, as a semiconductor operation region, a semiconductor device with excellent characteristics can be manufactured. In particular, if the thickness of the second wafer is made sufficiently thin by etching the entire surface when bonding with the first wafer, impurities and defects will be reliably gettered in the operating region.
Furthermore, due to the presence of the second wafer, there is no risk of damage during handling. Furthermore, even when the gettering sink portion is formed by introducing phosphorus P, etc., if it is formed at a position that does not face the peripheral surface of the bonding (bonding) surface of both wafers, the above-mentioned out-diffusion can be avoided. Problems are also avoided.
第１図を参照して本発明の一実施例をその理解を容易に
するためにその製造工程順に説明する。With reference to FIG. 1, an embodiment of the present invention will be explained in order of manufacturing steps to facilitate understanding thereof.
先ず第１図Ａに示すように２枚のシリコン単結晶半導体
ウェファ（１）及び（２）を用意する。一方のウェファ
ｆｉｌの一方の面（１ａ）には、ゲッタリング機能、を
有するゲッタリング領域（３）を形成する。このゲッタ
リング領域（３）は、例えば結晶欠陥が高密度に存在す
る多結晶シリコン層をウェファ（１）の面（１ａ）上に
被着形成するとか、ウェファ（１）の面（ｌａ）自体を
サンドブラスト等によって形成する。そして、ウェファ
（１）のゲッタリング領域（３）を存する面（１ａ）と
、ウェファ（２）の一方の面（２ａ）とを鏡面にした状
態で、両ウェファ（１）及び（２）を両面（ｌａ）及び
（２ａ）を直接密着させて重ね合せ例えば１０００°Ｃ
ないし１１００”Ｃ程度で２時間の加熱処理を施すこと
によって第１図Ｂに示すように両ウェファ（１）及び（
２）を接着合体する。このようにして−枚の本発明によ
る半導体基板（４）が構成される。この基板（４）は、
更に第１図Ｃに示すように、一方のウェファ（２）を、
ウェファ（１）と接合された面（２ａ）とは反対側の面
（２ｂ）側から全面的にエツチングするとか、機械的及
び化学的研冴するなどの方法によって所要の厚さｄにす
る。First, as shown in FIG. 1A, two silicon single crystal semiconductor wafers (1) and (2) are prepared. A gettering region (3) having a gettering function is formed on one surface (1a) of one wafer fil. This gettering region (3) can be formed, for example, by depositing a polycrystalline silicon layer with a high density of crystal defects on the surface (1a) of the wafer (1), or by depositing a polycrystalline silicon layer on the surface (1a) of the wafer (1) itself. is formed by sandblasting etc. Then, with the surface (1a) of the wafer (1) having the gettering region (3) and one surface (2a) of the wafer (2) mirror-finished, both wafers (1) and (2) are bonded. Both sides (la) and (2a) are directly brought into close contact and overlapped, for example, at 1000°C.
By heating the wafers (1) and (1) at about 1100"C for 2 hours as shown in FIG.
2) are glued together. In this way, - semiconductor substrates (4) according to the present invention are constructed. This board (4) is
Furthermore, as shown in FIG. 1C, one wafer (2) is
The required thickness d is obtained by etching the entire surface from the surface (2b) opposite to the surface (2a) joined to the wafer (1), or by mechanically and chemically polishing.
尚、ゲッタリング領域（３）は、上述した例に限られる
ものではな（、例えば、ウェファ（１）の面（１ａ）に
、燐ＰやボロンＢを高濃度に拡散して構成することもで
きるものであり、この場合、アウトディフュージョンの
問題がある場合は、この領域（３）を第２図に示すよう
に、ウェファ（１）の面（１ａ）の周辺部を除く中央部
に限定的に形成しておくことによって両ウェファ（１）
及び（２）が接合合体された状態で両ウェファ（１）及
び（２）によってゲッタリング領域（３）が包み込まれ
るようにする。このようにすればゲッタリング領域（３
）を構成する不純物の燐Ｐのアウトディフュージョンを
防止する効果が得られる。Note that the gettering region (3) is not limited to the example described above (for example, it may be formed by diffusing phosphorus P or boron B at a high concentration on the surface (1a) of the wafer (1)). In this case, if there is an out-diffusion problem, this region (3) should be limited to the central part of the surface (1a) of the wafer (1), excluding the peripheral part, as shown in Figure 2. By forming both wafers (1)
and (2) are bonded together so that the gettering region (3) is surrounded by both wafers (1) and (2). In this way, the gettering area (3
) is effective in preventing out-diffusion of phosphorus P, which is an impurity constituting the composition.
また、ゲッタリング領域（３）はウェファ（１）の面（
１ａ）側にのみ形成する例に限られず、７ｊｆＪ３図に
示すようにウェファ（１）全体を酸素濃度或いは高欠陥
密度のウェファによって構成し、ウェファ（１１全体を
ゲッタリング領域（３）とすることもできる。In addition, the gettering region (3) is located on the surface of the wafer (1) (
It is not limited to the example in which it is formed only on the side 1a), but as shown in Figure 7jfJ3, the entire wafer (1) may be configured with a wafer with an oxygen concentration or high defect density, and the entire wafer (11) may be used as a gettering region (3). You can also do it.
更にゲッタリング領域（３）はウェファ（１）に設けて
置く場合に限られず、第４図Ａに示すように２枚のシリ
コン単結晶ウェファ（１１及び（２）を用志し、両者の
結晶軸方向が一致することがないように、相互に回転さ
せた状態で、両ウェファ（１）及び（２）を第４図Ｂに
示すように密着加熱接合させ、この接合面において結晶
の不一致を生じさせ、これによってこの接合面にゲッタ
リング作用域（３）を形成するようにすることもできる
。Furthermore, the gettering region (3) is not limited to the case where it is provided on the wafer (1), but as shown in FIG. Both wafers (1) and (2) are closely heated and bonded as shown in Figure 4B while being rotated so that their axes do not coincide, and the mismatch of crystals at this bonding surface is eliminated. It is also possible to create a gettering region (3) on this joint surface.
そして本発明による半導体基板（４）によって各種半導
体装置を構成するには、ゲッタリング領域（３）を形成
しないウェファ（２）側に各半導体素子の動作領域を形
成する。In order to construct various semiconductor devices using the semiconductor substrate (4) according to the present invention, the operating region of each semiconductor element is formed on the side of the wafer (2) where the gettering region (3) is not formed.
〔発明の効果］
本発明による半導体基板は、半導体動作領域を構成する
ためのウェファ（２）とは、別のウェファ（１）に、ゲ
ッタリング領域（３）を構成しておくものであるので、
このゲッタリング領域（３）の形成処理に際して半導体
のり１作領域への影響などを考慮する必要がなく、ゲッ
タリング領域（３）としては、充分その開化を有する構
成とすることができる。またウェファ（１１がウェファ
（２）の補強板としての機能を奏せしめ得ることから、
ウェファ（２）を第１図Ｃで説明したように薄くする場
合にもこれに破損を生じさｌるおそれが回避される。し
たがって半導体’Ｈノ作領域を構成するウェファ（２）
は、最終的にゲッタリング作用が良好に行われる厚さ部
分のみで構成され、これに半導体素子を構成した場合、
安定してすぐれた特性の素子を構成することができるこ
とになるなど、冒頭に述べた諸問題が全て解消される。[Effects of the Invention] In the semiconductor substrate according to the present invention, the gettering region (3) is formed on a wafer (1) different from the wafer (2) for forming the semiconductor operating region. ,
In the process of forming the gettering region (3), there is no need to consider the influence on the semiconductor glue area, and the gettering region (3) can have a structure with sufficient flexibility. In addition, since the wafer (11) can function as a reinforcing plate for the wafer (2),
Even when the wafer (2) is made thin as explained in FIG. 1C, the risk of damage to the wafer (2) is avoided. Therefore, the wafer (2) constituting the semiconductor 'H production area
is made up of only a thick part where the gettering effect can be performed well, and when a semiconductor element is constructed on this,
All of the problems mentioned at the beginning are solved, such as being able to construct an element with stable and excellent characteristics.
第１図Ａ−Ｃは本発明による半導体基板の一例の製造方
法の一例を示す各工程の路線的拡大断面図、第２図及び
第３図は夫々本発明による半導体基板の他の例の路線的
拡大断面図、第４図へ及びＢは本発明による半導体基板
の更に他の例の各工程の路線的拡大断面図である。
（１）及び（２）は半導体ウェファ、（３）はゲッタリ
ング領域、（４）は本発明による半導体基板。FIGS. 1A to 1C are enlarged cross-sectional views of each process showing an example of a method for manufacturing an example of a semiconductor substrate according to the present invention, and FIGS. 2 and 3 are line views of other examples of a semiconductor substrate according to the present invention. FIGS. 4A and 4B are enlarged cross-sectional views of each step of still another example of the semiconductor substrate according to the present invention. (1) and (2) are semiconductor wafers, (3) is a gettering region, and (4) is a semiconductor substrate according to the present invention.
Claims (1)
加熱接着されて成り、 該接着面、或いは上記一方の半導体ウェファにゲッタリ
ング機能を有するゲッタリング領域を具備させたことを
特徴とする半導体基板。[Claims] At least a pair of semiconductor wafers are directly brought into close contact with each other and bonded by heat, and the bonding surface or one of the semiconductor wafers is provided with a gettering region having a gettering function. Semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17326886A JPS6329937A (en) | 1986-07-23 | 1986-07-23 | Semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17326886A JPS6329937A (en) | 1986-07-23 | 1986-07-23 | Semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329937A true JPS6329937A (en) | 1988-02-08 |
Family
ID=15957299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17326886A Pending JPS6329937A (en) | 1986-07-23 | 1986-07-23 | Semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329937A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237771A (en) * | 1988-07-28 | 1990-02-07 | Fujitsu Ltd | Soi substrate |
| JPH02260428A (en) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | Semiconductor substrate and device |
| JPH0442540A (en) * | 1990-06-08 | 1992-02-13 | Toshiba Ceramics Co Ltd | Wafer using amorphous structure |
| JPH04162630A (en) * | 1990-10-25 | 1992-06-08 | Mitsubishi Materials Shilicon Corp | Semiconductor substrate |
| US5194395A (en) * | 1988-07-28 | 1993-03-16 | Fujitsu Limited | Method of producing a substrate having semiconductor-on-insulator structure with gettering sites |
| JP2001144273A (en) * | 1999-11-17 | 2001-05-25 | Denso Corp | Method for fabricating semiconductor device |
| US6676748B1 (en) | 1999-11-17 | 2004-01-13 | Denso Corporation | Method for manufacturing semiconductor substrate |
-
1986
- 1986-07-23 JP JP17326886A patent/JPS6329937A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237771A (en) * | 1988-07-28 | 1990-02-07 | Fujitsu Ltd | Soi substrate |
| US5063113A (en) * | 1988-07-28 | 1991-11-05 | Fujitsu Limited | Substrate having semiconductor-on-insulator structure with gettering sites and production method thereof |
| US5194395A (en) * | 1988-07-28 | 1993-03-16 | Fujitsu Limited | Method of producing a substrate having semiconductor-on-insulator structure with gettering sites |
| JPH0573349B2 (en) * | 1988-07-28 | 1993-10-14 | Fujitsu Ltd | |
| JPH02260428A (en) * | 1989-03-31 | 1990-10-23 | Hitachi Ltd | Semiconductor substrate and device |
| JPH0442540A (en) * | 1990-06-08 | 1992-02-13 | Toshiba Ceramics Co Ltd | Wafer using amorphous structure |
| JPH04162630A (en) * | 1990-10-25 | 1992-06-08 | Mitsubishi Materials Shilicon Corp | Semiconductor substrate |
| JP2001144273A (en) * | 1999-11-17 | 2001-05-25 | Denso Corp | Method for fabricating semiconductor device |
| US6676748B1 (en) | 1999-11-17 | 2004-01-13 | Denso Corporation | Method for manufacturing semiconductor substrate |
| US7220654B2 (en) | 1999-11-17 | 2007-05-22 | Denso Corporation | Method for manufacturing semiconductor substrate |
| US7754580B2 (en) | 1999-11-17 | 2010-07-13 | Denso Corporation | Method for manufacturing semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (en) | Dielectric-isolation semiconductor substrate and its manufacture | |
| JPH03280538A (en) | Fabrication method for semiconductor device formation substrate | |
| JPH0729782A (en) | Manufacture of bonded wafer | |
| JPH04116816A (en) | Junction wafer and manufacture thereof | |
| JPS6329937A (en) | Semiconductor substrate | |
| JP2642645B2 (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device | |
| JP2766417B2 (en) | Manufacturing method of bonded dielectric separation wafer | |
| JP2857456B2 (en) | Method for manufacturing semiconductor film | |
| JPS61174661A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPH04199632A (en) | Soi wafer and manufacture thereof | |
| JP3465765B2 (en) | Method for manufacturing semiconductor substrate for IGBT | |
| JPH02106075A (en) | Manufacture of semiconductor device | |
| JPH0342814A (en) | Manufacture of semiconductor substrate | |
| JP3061021B2 (en) | Partial SOI substrate and manufacturing method thereof | |
| JPH056883A (en) | Manufacture of semiconductor substrate | |
| JPS63126262A (en) | Manufacture of 3-dimensional semiconductor integrated circuit | |
| JP2619734B2 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH0963911A (en) | Laminated wafer and manufacture thereof | |
| JPH0430449A (en) | Manufacture of semiconductor integrated device | |
| KR940008012B1 (en) | Direct bonding method of hetero-type semiconductor substrate | |
| JPH0235459B2 (en) | ||
| JPH0669063B2 (en) | Semiconductor wafer manufacturing method | |
| JP2000164892A (en) | Semiconductor device and manufacturing method therefor | |
| JPS63221633A (en) | Manufacture of semiconductor element | |
| JPS63193517A (en) | Composite single crystal substrate |