JPH01143335A - 抵抗測定素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多層金属配線を用いた半導体集積回路の金属配
線−金属配線間のコンタク）［抗を測定するだめの抵抗
測定用素子の新規な構造に関する。

従来の技術 ２・＼−／ 集積回路の大規模化につれて多層金属配線が多用されつ
つある。多層配線技術を評価する一つのパラメータであ
る金属配線間のコンタクト抵抗を測定するための素子と
してケルビンブリッジ素子がある。第２図（、）および
（ｂ）は、従来のケルビンブリッジの平面図および要部
を拡大して示す図である。

図示するように、半導体基板１１の上に第１の眉間絶縁
膜１２を介して第１の金属膜１３を形成し、この上に第
２の層間絶縁膜１４を形成しこれに直交するとともにコ
ンタクト孔１５を形成し、さらに、第１の金属膜と直交
する関係で第２の金属膜１６を形成し、第１の金属膜１
３と第２の金属膜１６を第２の層間絶縁膜１４に形成し
たコンタクト孔１５を通して接続した構造となっている
。

また、第１の金属膜１３と第２の金属膜のそれぞれの両
端には電気測定用の端子１７が形成されている。

このような構造のケルビンブリッジにおいて、コンタク
ト孔１５を通して接続された第１の金属３へ一ノ 膜１３と第２の金属膜１６のコンタクト抵抗Ｒｃは、第
３図に示すように、第１の金属膜と第２の金属膜の各一
方の端子間に電流源１８を接続して流した電流工の値と
各他方の端子間に発生する電圧Ｖを電圧計１９で測定し
た値からＲｃ＝■／工　の計算式で求めることができる
。

発明が解決しようとする問題点 多層金属配線からなる半導体集積回路では、金属膜間の
コンタクト抵抗を十分に低くすることが大切である。

ここで、金属膜間のコンタクト形成方法について第２図
０））を参照して簡単に説明すると、第１の金属膜１３
をパターンニングした後、第２の層間絶縁膜１４を通常
のＣＶＤ法で形成し、続いて第２の層間絶縁膜１４にコ
ンタクト孔１５を形成する。

ところで、第１の金属膜が集積回路で多用されるアルミ
ニウム膜であると、コンタクト孔１５内に露出したアル
ミニウム膜の表面にアルミナ（Ａ１２０３）が形成され
てしまう。

このアルミナを除去しないで第２の金属膜を形成すると
金属膜間のコンタクト抵抗は非常に高くなってしまう。

このため、実際の製造工程では第２の金属膜を形成する
際に、まず、真空装置内でアルゴンイオン等によるスパ
ッタエツチングでアルミナを除去した後、ひき続いて同
一真空装置内で第２の金属膜を形成することによってこ
の問題を解決していた。

しかしながら、上述したスパッタエツチングでは第１の
金属膜１３と半導体基板１１との間の容量によって第１
の金属膜上に形成されたコンタクト孔内のアルミナのエ
ツチング速度が異なるところとなる。図示するケルビン
ブリッジでは、第１の金属膜が半導体基板から浮いてい
るが、実際の集積回路では第１の金属膜に相当する配線
層はｐｎ接合容量やＭＩ　Ｓ形構造の容量に接続されて
いる。このため、図示したケルビンブリッジと実際のも
のとはエツチング条件が異るところとなシ、実際の集積
回路における金属膜間のコンタクト抵抗を評価すること
は困難であった。

問題点を解決するだめの手段 ６ベー７゛ 本発明は、上記の問題点を解決するためになされたもの
であシ、本発明の抵抗測定素子は、半導体基板上に第１
の金属膜と第２の金属膜が層間絶縁膜を介して形成され
、同層間絶縁膜に形成したコンタクト孔を通して前記第
１の金属膜と第２の金属膜が接続され、さらに前記第１
の金属膜と第２の金属膜のそれぞれの両端は電気測定用
端子が形成されるとともに、前記第１の金属膜が前記半
導体基板上に形成されたＭＩＳ型容量構成用のゲート電
極と電気的に接続された構造となっている。

作　　用 本発明の抵抗測定素子では、第１の金属膜がＭＩＳ容量
のゲート電極と電気的に接続されているので、多層金属
配線構造を有する実際の集積回路の金属膜間コンタクト
抵抗を正確に模したケルビンブリッジを形成することが
可能となる。

実施例 本発明の抵抗測定素子の一実施例を、第１図を参照して
詳しく説明する。第１図（、）は本発明の抵抗測定素子
の平面図であり、第１図（ｂ）は同図（ａ）内６１＼−
／ のＸ−Ｘ／に沿った断面図である。

本発明の抵抗測定素子は第１図（、）および（ｂ）に示
すように、半導体基板１の上に第１層間絶縁膜２を介し
て形成された第１金属膜３と、第１金属膜３上に形成さ
れた第２層間絶縁膜４と、第２層間絶縁膜の上に第１金
属膜と直交する関係で形成されるとともに第２層間絶縁
膜４に形成されたコンタクト孔６を通して第１金属膜３
と接続された第２金属膜６と、半導体基板１の上に形成
されたゲート絶縁膜７と、この上に形成されたゲート電
極８を備え、さらに、このゲート電極８と第１金属膜３
が第１層間絶縁膜２に形成したコンタクト孔９を通して
接続された構造となっている。なお、第１金属膜３およ
び第２金属膜９の両端には電気測定用の端子１ｏが形成
されている。

本実施例の抵抗測定素子では半導体基板１、ゲート絶縁
膜子およびゲート電極８からなるＭＩＳ容量と第１金属
膜３がコンタクト孔９を通して接続されているので、前
述したアルミナ除去用のスパッタエツチングのエツチン
グ速度に影響を及ぼ７へ−７ す第１金属膜３と半導体基板１との間の容量は、実際に
コンタクト抵抗を測定すべき集積回路において並列に接
続される第１金属膜と半導体基板との間の容量とＭＩＳ
容量との合成容量値にほぼ等しくなる。なお、ＭＩＳ容
量を形成するゲート電極の面積を変えることによって種
々の容量が並列に接続された場合の金属膜間コンタクト
抵抗の評価もできることになる。

発明の効果 以上の説明から明らかなように本発明の抵抗測定素子で
は、第１の金属膜にＭＩＳ容量が接続されているので、
実際の多層金属配線集積回路に使用されている金属膜間
コンタク１−と同じ構造のケルビンブリッジでコンタク
ト抵抗を評価でき、したがって、コンタクト抵抗の正し
い評価が可能となり、品質保証の面で大きな効果が奏さ
れる。

【図面の簡単な説明】

第１図ｆａ）　、　（ｂ）はそれぞれ、コンタクト抵抗
を測定するだめの本発明の抵抗測定素子の要部の平面図
およびｘ−ｘ’線に沿った断面図、第２図（ａ）。 （ｂ）はそれぞれ従来の抵抗測定素子の要部の平面図お
よびｘ　−ｘ’線に沿った断面図、第３図はケルビンブ
リッジによるコンタクト抵抗測定方法を説明するだめの
図である。 １．１１・・・　半導体基板、２，１２・・・　第１層
間絶縁膜、３，１３・・・・・・第１金属膜、４，１４
・・・・・第２層間絶縁膜、５，９．１５・・・・・コ
ンタクト孔、６，１６・・・・・・第２金属膜、７・・
・・ゲート絶縁膜、８・・・・・・ゲート電極、１０，
１７・・・・・・電気測定用端子、１８・・・・・電流
計、１９・・・・・・電圧計。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に第１の金属膜と第２の金属膜が層間絶
   縁膜を介して形成され、同層間絶縁膜に形成したコンタ
   クト孔を通して前記第１の金属膜と第２の金属膜が接続
   され、さらに前記第１の金属膜と第２の金属膜のそれぞ
   れの両端に電気測定用端子が形成されるとともに、前記
   第１の金属膜が前記半導体基板上に形成された金属−絶
   線膜−半導体（ＭＩＳ）型容量構成用のゲート電極と電
   気的に接続されていることを特徴とする抵抗測定素子。