JPH01143222A - 大きい絶縁破壊強さを持つ酸化物層をつくるためのシリコンスライス及びその製法 - Google Patents

大きい絶縁破壊強さを持つ酸化物層をつくるためのシリコンスライス及びその製法

Info

Publication number
JPH01143222A
JPH01143222A JP63221490A JP22149088A JPH01143222A JP H01143222 A JPH01143222 A JP H01143222A JP 63221490 A JP63221490 A JP 63221490A JP 22149088 A JP22149088 A JP 22149088A JP H01143222 A JPH01143222 A JP H01143222A
Authority
JP
Japan
Prior art keywords
slice
treatment
oxide layer
slices
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63221490A
Other languages
English (en)
Inventor
Peter Hahn
ペーター・ハーン
Hubert Piontek
フベルト　ピオンテク
Anton Schnegg
アントン・シュネック
Werner Zulehner
ヴェルネル・ツレーネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JPH01143222A publication Critical patent/JPH01143222A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、大きな絶縁破壊の強さを持った酸化物層を製
作するためのシリコンスライスとその製法に関するもの
である。
エレクトロエックス構成素子の製造の際の小型化がまず
ます増進されるにつれて、出発材料として使用されるシ
リコンスライスに対する要求も厳しくなってきた。その
際高度の絶縁破壊の強さを持つ薄い酸化物層をつくるこ
とができるシリコンスライスの性質の重要性が増してき
た。この重要性の主要な根拠は、特に構造要素としての
高度集積構成素子が顕著な絶縁破壊の強さを要求される
薄い酸化物層をますます広範囲に備えるようになってき
たことに、ある。
このような酸化物層は専門用語でしばしば゛°ゲート酸
化物”と呼ばれる。該酸化物は多くの場合、スライスの
内部に先行処理によって形成されたゲッタ作用を示す領
域を持ったシリコンスライスの表面領域に形成される。
このゲッタ領域には、少くとも１個のそのようなゲッタ
中心のない一般に上限約５０μｌまでの厚さの表面帯域
が隣接している。
この帯域中に、構成素子製造のときに本来の働きをする
構造が設けられる。
この種のスライス特性をつくることができる処理の一実
例は、特にチョクラルスキー法によりるつぼから引上げ
られたシリコンに用いられるように、スライスに含まれ
るように酸素をプレシビテーション（Ｐｒｊｚｉｐｉ　
Ｌａｔｉｏｎ）させるにある。チョクラルスキー法で引
上げられた材料では酸素含量は典型的には１０”−２Ｘ
ＩＯ”原子／ｃｍ’の範囲内にある。この場合、温度処
理によりスライスの内部に酸素の析出が生ずる〔いわゆ
る“プレシピテート（Ｐｒａｚｉｐｉｔａｔｅ）’　）
　＊　このプレシピテートはその固有のゲッタ作用によ
り本来の構成素子の製造のプロセスにとって重要な意味
を持つ。該プロセスでは、そのようなプレシピテートが
存在しない周縁帯域（“裸にされた帯域”）がスライス
に生ずる結果となる。これらの関係と処理方法はよく知
られ、例えばＶＬＳＩ　５ｃｉｅｎｃｅ　ａｎｄ　Ｔｅ
ｃｈｎｏｌｏｇｙ（１９８４）、　１０−１８頁記載の
Ｉ１、Ｗａｌｉｔｚｋｉ　ｕｎｄ　Ｍ。
Ｂ　ｌ　ａｔ　ｔｅの論文ｕＡｄｖａｎｃｅｄ　ＣＺ　
ｃｒｙｓｔａｌ　ｐｒｏｄｕｃｔｉｏｎｆｏｒ　　ＶＬ
ＳＩ　ａｐｐｌｉｃａｔｉｏｎｓ”、並びに該論文に引
用された文献に詳細に解説されている。
酸素プレシピテートの形成に比べて、例えば水素又は窒
素のような異種イオンの企図されたインプランテーショ
ンのように、シリコンスライスの中に固有のゲッタをつ
くる他の既知の方法は、重要性の小さいものであるに過
ぎず、例えばるつぼなしの帯域引上げによって得られた
もののような貧酸素の材料（典型的な酸素含量１０”−
１０′６原子／ｃｒ５３）に時々用いられる。
しがしながら、固有のゲッタ作用をもった領域がそれぞ
れつくられた方法に無関係に、普通の方法でつくられ予
備処理されたシリコンスライスでは、一定の限界値まで
の平均絶縁破壊の強さが再現性と満足な収率を以って得
られるに過ぎない。
通常のシリコンの品質では、酸化物層がその絶縁性を失
う典型的な値は、各場合に用いられた試験方法によって
変動する。そのような試験方法は、例えばＰｈ１ｌｉｐ
ｓ　Ｊ、Ｒｅｓ、４０．　Ｎｏ、３．１９８５に説明さ
れている。
従って、本発明の課題は、通常のものに比してより高い
平均絶縁破壊の強さを持った酸化物層が再現性と良好な
収率を以ってつくられるような、シリコンスライスとそ
の製法にある。
この課題は、このような酸化物層をつくる前に、スライ
ス内部にゲッタ作用を持つ領域を形成するように働く処
理に続いて、時には該処理によって表面に形成された化
合物を除いた後、スライスの少くとも一表面に平滑化処
理を行って得られたシリコンスライスによって、解決さ
れる。
スライス表面の平滑化処理に先立って行われる、スライ
スの内部にゲッタ作用を持つ領域を形成する処理工程段
階は、それ自体としては知られた方法で遂行することが
できる。このことは特にるつぼ引上げ材料にあてはまり
、該材料は一般に固有のゲッタとしての酸素プレノビテ
ートの形成には熱処理サイクルにかけられる。このよう
なサイクルは、例えば本明細書の初めに引用した文献中
で説明されているように、スライスを一定の時間の間７
００と１２００°Ｃの間の範囲の温度水準にもたらす、
又は例えばランプ傾斜路状の温度分布を持っに経過を辿
らせることにある。このことに関しては、又Ｊ、ＥＩｅ
ｃｋＬｒｏｃｈｅｍ、Ｓｏｃ、　Ｖｏ’１．１３４．　
Ｎｏ、７＋　Ｊｕｌｙ１９８７、　ｐ、１７５３−１７
５５記載のに、Ｄ、Ｂｅｙｅｒその他の論文“口ｘｙｇ
ｅｎ　Ｐｒｅｃｉｐｃｌａｔｉｏｎ　ａｎｄ　ＭＯＳ　
Ｌｅａｋａｇｅａｆｔｅｒ　ａ　Ｐｒｏｃｅｓｓ　Ｈｅ
ａｔ　Ｓｉ＋ｗｕｌａｔｉｏｎ”並びに該論文に引用さ
れた文献を参照されよ、それらには、それを以ってシリ
コンスライス中に固有のゲッタ作用をつくることができ
る二三の温度段階及び温度経過が記載されている。この
目的には、無酸素雰囲気巾約１１００−１２００°Ｃで
約４−８時間スライスを処理し、続いて約７００−８０
０℃で約４−１６時間処理した後、スライスを終りに更
に約１０００−１２００°Ｃに約１−１０時間維持し、
次いで調質炉から取出すプロセスもしばしば用いられる
。操作雰囲気としてはこれらの工程段階では酸素又は酸
素含有混合ガスが有効である。
現在量も頻繁に使用されている処理方法の外に、例えば
先に言及した一例として水素又は窒素をイオンインプラ
ンテーションする方法のように、スライスの内部にゲッ
タ領域をつくる他の方法を除外するものではないことは
自明である。
スライス表面の効果にみちた平滑化処理ができるように
するために、この平滑化処理の前に、前に置かれた処理
工程段階の経過中に時として表面に形成されるシリコン
の反応生成物を除くことが有利である。酸素プレシピテ
ーションの過程中に言わば多くの場合スライス表面上に
薄い酸化物層が形成される。この層は、例えばフッ化水
素酸又はフッ化水素酸含有混合液を用いるエツチングに
よるように既知の様式と方法で除くことができる。
−最に、そのためにはエツチング浴中へのスライスの短
時間の浸漬、又はエツチング浴中をスライスに注ぎかけ
るだけで充分である。
本来の平滑化処理は、磨き工程段階の形で好適に遂行さ
れる。その際、大量の物質除去と結び付いた磨きではな
く、主として残留している最小のスライス表面の凹凸を
ならす作用をする磨き工程段階が良好な結果をうるに重
要であることが、見出された。そのような工程段階は、
多数の多段階磨きプロセスから知られたものであり、該
プロセスに於て典型的にはプロセスの終わりにあたって
、物質除去を伴って磨かれたスライスに異論なく曇りの
ない表面をつ（るための最終工程段階として用いられる
。これに対する実例としては、西独特許公開第２２４７
０６７号並びにそれに相当する米国特許第３８７４１２
９号又は西独特許公開第２５３１’４３１号並びにそれ
に相当する米国特許第４０７０７９９号の記載に従う方
法を挙げておく、それらに於ては、磨き過程の最終工程
段階に、表面を曇りのないものとするために、磨き剤に
ｍ個アルコール及びポリビニルアルコール並びにアニオ
ン活性及び又はノニオン性の分子中に窒素を含まない界
面活性剤を加える。加うるに、なお磨き剤のｐＨ値を３
−８の範囲にまで低下させることができる。その場合に
は、添加物質としてトリメチルシラノールのような有機
ケイ素化合物が適当である。僅かな磨きによる材料ｔｉ
失で曇りのない表面をつくるには、その外に、例えば磨
き圧の低下及び又は特殊な研磨布の使用も寄与すること
ができる。
本発明の方法の範囲内で磨き段階を遂行するには、当業
者には熟知された普通のパフ盤が通ずる。
両面パフ盤を用いると、スライスをはりつける必要もな
（従って汚染の危険も少ないから、有利である。得られ
たスライスはゲッタ作用の外に幾何学的形状が特別に精
密であると云う特徴が加わる。
例えばサンドブラスヂング、液体浴中への浸漬により、
又は弾性支持媒体中に結合された研磨剤粒子による意図
された引掻きによって起ったもののような、専門用語で
しばしば“損傷”と記される機械的処理によって生じた
もののように、スライス裏側がゲッタ作用を持つ半導体
スライスを処理する場合には、−面パフ盤に依存するこ
とになる。
このような方法は、例えば米国特許明細占領４５８７７
７１号並びにそれに相当する西独特許公開第３１４８９
５７号に説明され、当業者に熟知されている。
一般に、磨きによる材Ｈ１ｆｆ失はできるだけ少量に維
持される。経験によれば、該材料損失の上限はＩｏｎ、
好適には３−までであり、時には１μより小さい材料損
失で既に充分である。磨き処理に続いて、次いでスライ
スは時には清浄化工程段階の後、以後の構成素子製造プ
ロセスに導かれる。
磨きによって達成された表面の品質は素子製造過程の要
求に合ったものでなければならないことは自明である。
このことは、例えば＾ＳＴＭ−３ｔａｎｄａｒｄＦ　１
０４８（１９８７）に従う方法を用いる任意抽出試験に
よる制御で監視することができる。その場合、標準化さ
れた散乱光測定で表面の品質を判断することができる。
スライスの平滑化処理には、磨き処理の外に、後に続く
プロセスに充分な表面品質を保証するものならば他の方
法も適する。例えば、表面のプロファイルの凹凸がなら
される、例えば電磁波の作用特に水銀灯を用いる光照射
の作用によるスライス表面の短時間の溶融が考えられる
。同しく、理想的な幾何学的平面からの現実のスライス
表面のずれを減少させる性質を持った、エツチング混合
液の使用も考えられる。そのような原則的には知られた
エツチング混合液の実例は、例えば室温で用いられる９
：ｌの比のＩＰ／ｌｌＮ０ｚ混合物を基礎とする酸性の
エツチング液あるいは約８０°Ｃで用いられるに０１１
含量２５重量％のアルカリ性エツチング液のようないわ
ゆる゛°艶出しエツチング′ｆｉ（Ｇｌａｎｚ−ＡＬｚ
ｅｎ）”である。
平滑化処理に続いて清浄化工程段階を行うことが適当で
ある。この工程段階では、例えば付看した粒子又は邪魔
になる化学薬品の残滓のような機械的又は化学的な種類
の存在する不純物が、例えば−回又は複数回の高純度の
水の注ぎかけによって除かれる。この操作には時として
超音波処理を組合わせる。適当な清浄化プロセスはよく
知られたもので、例えばスライス製造で磨き過程に続い
て遂行される過程と同様な様式に形成することができる
。続いて乾燥されたスライスは次いで後続の操作に用い
られる。
驚くべきことには、前記処理の後得られたソリコンスラ
イスの上には、本発明のシリコンスライスと同一の先行
処理を受けたが本発明の様式と方法では処理されなかっ
たシリコンスライスの場合に比して、明らかに絶縁破壊
の強さが大きい薄い酸化物層ができることが、発見され
た。このことは、二つの場合に於てスライス内部にゲッ
タ領域をつくるための出発材料として同じ常法で磨かれ
たスライス、すなわち表面品質がそのままで最高の要求
を満たすスライスであるだけに、驚くべきことである。
この根１処により、固ａのゲッタ作用を持つシリコンス
ライスの上にゲート酸化物層をつくる従来の普通のプロ
セスに於ても、ゲッタ領域をつくる工程段階後のスライ
ス表面を如何なる種類の機械的負荷にも曝らさないよう
に、厳重に注意すべきである。
この予想できなかった作用の可能な説明は、このような
工程段階ではスライス表面に軽度な粗面化が起こること
にある。この種の効果は、るつぼから引上げられたシリ
コンのスライスの熱処理サイクルによって酸素−プレシ
ピテート形成したものに於て、事実証明される。この場
合測定法として、非常に感度のよいレーザー線走査と散
乱光４１１１定（西独特許出１ｌｌＰ３６３７４７７．
６の記載に従う）を用いた。その測定曲線は、この種の
先行の処理を受けたスライスの表面粗面度が、最初の磨
かれた表面に比して、僅かに大きくなっていることを認
識させる。
この性質は、本発明の方法に従って製造されたスライス
を、同じ方法で先行処理された酸素プレシピテートを固
有のゲッタ中心として含む表面の平滑化後処理を受けな
かった従来法のスライスから、区別するに援用すること
ができる。
もたらされる酸化物層の大きな絶縁破壊の強さの故に、
本発明に従う方法で得られたシリコンスライスは、この
性質に特別の重要さが帰せられるプロセスに於てサブス
トレートとして用いられると特に利益がある。この事例
は、高実装密度の記憶素子又は高度集積スインチ回路の
製造である。
次の実施例により、本発明は更に詳細に説明される。
実施例： チョクラルスキー法によるるつぼからの引上げによって
得られたシリコン棒（Ｐ−ドープ、抵抗率約１−１０オ
ームｃｍ、（１００）−配向）を、内周刃鋸でスライス
に切離し、続いて該スライスを通常の方法でラッピング
し、両面パフ盤を用いて両面を曇りのなくなるまで磨い
た。得られたスライスの表面の品質は、レーザー線走査
と散乱光測定の方法（西独特許出願Ｐ３６３７４７７．
６の記載に従う）を用いて、曇りのないことで異議がな
い程溶かれた参照スライスと比べて、明らかにしたとこ
ろ、該参照スライスの表面の品質縁に相当するものであ
った。
棒の長さ方向に沿って６ケ所の異った位置から、各一対
ずつのスライス（直径約１０ｃ＋ａ、厚さ約４５０ＩＩ
Ｍ）を採取し、固有のゲッタ作用を持つ酸素プレシピテ
ートをつくるために、温度処理を行った。
材料の酸素含量は、ＤＩＮ　５０４３８又はそれに相当
するＡＳＴＭ規格Ｐ８Ｉに従った測定によれば、約８×
１Ｏ１ｆｆ原子０／ｃ＋ｓ’であった。スライスを、第
一の工程段階で調質炉中でアルゴン雰囲気中に約１１０
０°Ｃの温度に約６時間維持した。続いて温度を約７５
０°Ｃに低下させ、約１０容積％の乾燥酸素を作業雲囲
気中に混合して約６時間処理を続行した。しかる後、温
度を約１０００°Ｃに高め、乾燥酸化雰囲気を維持しつ
つ更に６時間スライスに作用させた。
この点でピレシピテーション工程段階を終了し、スライ
スを取出すことができた。次いで、約６重量％のフッ化
水素酸浴に短時間浸漬することにより、スライス表面に
形成された酸化物層をエツチングし去った。
そこでスライス対を分けた。６個のスライスは未処理の
ままにとどめ、これに対して他の６個には市販の両面パ
フ盤で磨き工程段階を施した。この場合、磨き剤として
はｐＨ７に設定された約５容積％のトリメチルシラノー
ルを含む溶液を用い、これには約０．５容積％のトリメ
チルシラノールを追加した。僅少の材料損失で曇りのな
い表面をつくるに適した方法の変法の一つである、この
磨き過程は約５分間続けられる。この場合に行われた材
料ＩＩ失は約０．３−であった。続いて行われた表面品
質を点検する測定は、この場合も最初のものと同じ品質
縁を与えた。これに対して、この処理を行わなかったス
ライスでは、非常に僅かではあるがなお測定可能な表面
粗面度の上昇が確定できた。
次に、平滑化処理を受けたスライスも該処理を受けなか
ったスライスも、酸化工程段階にかけた。
この目的に、両方のスライス群を約１０容積％の乾燥酸
素を含むアルゴン雰囲気の酸化炉巾約１０００°Ｃに約
１５分間維持した。この処理によりスライス表面上に、
厚さの値が２８３と２９４人の間に変動する薄い酸化物
層が形成された。この厚さの値は楕円偏光測定器を用い
る測定により明らかにされた。
次に、得られたスライスをその表面上につくられた薄い
酸化物層の絶縁破壊の強さに就いて試験した。測定方法
としては、基本的にはり、ＲＪｏｌｔｅｒＳによる”Ｇ
ｒｏｗｔｈ、Ｃｏｎｄｕｃｔｉｏｎ、Ｔｒａｐｐｉｎｇ
　ａｎｄＢｒｅａｋｄｏｗｎ　ｏｆ　５ｉｆｔ　Ｌａｙ
ｅｒｓ　ｏｎ　５ｉｌｉｃｏｎ　”　。
Ｄｉｓｓｅｒｔａｔｉｏｎ　Ｇｒｏｎｉｎｇｅｎ／Ｎ１
ｅｄｅｒｌａｎｄｅ、　１９８５に記載された試験を用
いた。この試験は、つくられたゲート−酸化物層の観点
からスライスの品質を評価し、それにより高経費の高度
集積構成素子の材料としての適性を査定することを可能
にするものである。
最初に酸化物層の上にアルミニウムの蒸着により間Ｓ構
造（金属酸化物−半導体）をつくった。
その表面は約０．０００４ｃｍ”であった６次いでスラ
イスの裏面をメタライズした。酸化物層の絶縁破壊性質
は、この素子７０個のそれぞれに電圧を印加し、それに
より出現する電流の強さを測定しつつ、連続的に電圧を
増大させた。酸化物層を通って流れる電流が０．１５ｐ
Ａの強さに到達したとき、その素子は絶縁破壊されたも
のと見做した。そのときの電圧の値から相当する固有の
絶縁破壊電界の強さも決定される。該電界の強さは、製
造で条件づけられた過早の絶縁破壊の問題を解消し、物
質に固有なものであるから、ゲート−酸化物の品質の証
拠として有力、な値である。評価に際しては、両方のス
ライス群の間で、一定の電圧のときのそれぞれの絶縁破
壊した素子の百分率を比較した。磨き（平滑化）を行わ
なかったスライスでは、８　ＭＶ／ｌの電界の強さまで
は約４％までの素子が絶縁破壊されたに過ぎなかった。
しかしながら、それ以後は急激な増加が起り８．８と９
．ＯＭＶ／ｃｍの間の電界の強さでは素子の９８％が絶
縁破壊された。酸素プレシピテーシッンの後改めて磨か
れた（平滑化された）スライス群では、この急激な増加
は１Ｏ９５と１１．ＯＭＶ／ｃｍの間の領域で初めて起
り、１１．０乃至１１．４ＭＶ／ｃｍで初めて素子の９
８％が絶縁破壊された。
従って、本発明に従って得られたシリコンスライスは、
従来技術のシリコンスライスに対して、明らかに大きい
固有ｗＡ録破壊電界の強さを持つ点で、際立っている。

Claims (1)

  1. 【特許請求の範囲】 １）大きい絶縁破壊強さを持つ酸化物層をつくることを
    得させるシリコンスライスの製造方法に於て、前記酸化
    物層をつくる前に、スライス内部にゲッタ作用を示す領
    域を形成する働きをする処理に続いて、時として前記処
    理により表面に形成された化合物を除いた後、スライス
    の少くとも一表面に平滑化処理を施すことを特徴とする
    前記製造方法。 ２）平滑化処理が磨き工程段階であることを特徴とする
    請求項１記載の方法。 ３）平滑化処理が、曇りのないスライス−表面をつくる
    ように作用する磨き工程段階であることを特徴とする請
    求項１又は２のいずれか一項に記載の方法。 ４）前記磨き工程段階により、１０μｍまでの厚さの表
    面層が取除かれることを特徴とする請求項２又は３のい
    ずれか一項に記載の方法。 ５）平滑化処理を、電磁線、特に光線で表面を照射する
    ことにより企図することを特徴とする請求項１記載の方
    法。 ６）平滑化処理をエッチング溶液で企図することを特徴
    とする請求項１記載の方法。 ７）スライス内部にゲッタ作用を示す領域を形成する働
    きをする処理として、酸素プレシピテートを形成する働
    きをする温度処理を遂行することを特徴とする請求項１
    、２、３、４、５又は６のいずれか一項に記載の方法。 ８）請求項１、２、３、４、５、６又は７のいずれか一
    項に記載の方法によって得られる、大きい絶縁破壊強さ
    を持つ酸化物層をつくるためのシリコンスライス。 ９）平滑化処理されたスライス面の反対側のスライス面
    がゲッタ作用を伴うことを特徴とする請求項８記載のシ
    リコンスライス。 １０）相い対して存在する、平滑化処理されたスライス
    表面を持つことを特徴とする請求項８記載のシリコンス
    ライス。
JP63221490A 1987-11-06 1988-09-06 大きい絶縁破壊強さを持つ酸化物層をつくるためのシリコンスライス及びその製法 Pending JPH01143222A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873737815 DE3737815A1 (de) 1987-11-06 1987-11-06 Siliciumscheiben zur erzeugung von oxidschichten hoher durchschlagsfestigkeit und verfahren zur ihrer herstellung
DE3737815.5 1987-11-06

Publications (1)

Publication Number Publication Date
JPH01143222A true JPH01143222A (ja) 1989-06-05

Family

ID=6339994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63221490A Pending JPH01143222A (ja) 1987-11-06 1988-09-06 大きい絶縁破壊強さを持つ酸化物層をつくるためのシリコンスライス及びその製法

Country Status (4)

Country Link
US (1) US4954189A (ja)
EP (1) EP0315170A1 (ja)
JP (1) JPH01143222A (ja)
DE (1) DE3737815A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2719113B2 (ja) * 1994-05-24 1998-02-25 信越半導体株式会社 単結晶シリコンウェーハの歪付け方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3105770B2 (ja) * 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
US5942449A (en) 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5468159A (en) * 1977-10-31 1979-06-01 Ibm Method of forming semiconductor wafer gettered
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPS58209126A (ja) * 1982-05-10 1983-12-06 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 半導体ウエハからの不純物除去方法
JPS6120337A (ja) * 1984-07-09 1986-01-29 Nec Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
JPS544064A (en) * 1977-06-13 1979-01-12 Hitachi Ltd Manufacture for semiconductor device
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
FR2436791A1 (fr) * 1978-09-22 1980-04-18 Pharmindustrie Gels d'agarose conditionnes dans des tubes metalliques
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
DE3148957A1 (de) * 1981-12-10 1983-06-23 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen "verfahren zur rueckseitengetternden oberflaechenbehandlung von halbleiterscheiben"
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
JPS624327A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 半導体装置の製造方法
JPS6286709A (ja) * 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5468159A (en) * 1977-10-31 1979-06-01 Ibm Method of forming semiconductor wafer gettered
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPS58209126A (ja) * 1982-05-10 1983-12-06 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 半導体ウエハからの不純物除去方法
JPS6120337A (ja) * 1984-07-09 1986-01-29 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US4954189A (en) 1990-09-04
DE3737815A1 (de) 1989-05-18
EP0315170A1 (de) 1989-05-10

Similar Documents

Publication Publication Date Title
KR100752467B1 (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
KR100733111B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
KR100803811B1 (ko) 반도체 웨이퍼의 표면 상태를 향상시키기 위한 방법
JPH04285099A (ja) Ｓｉ単結晶ウエーハの熱処理方法
KR20010033179A (ko) 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼
KR100214795B1 (ko) 반도체 장치 제조 방법
JP5673572B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JPS6141133B2 (ja)
JP2014508405A5 (ja)
JP7095213B2 (ja) 裏側にピットを有するリン化インジウムウエハ、ならびに、それを製造するための方法およびエッチング液
WO2020179284A1 (ja) シリコン単結晶の抵抗率測定方法
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JPH06196488A (ja) シリコンにおける汚染物除去および少数担体寿命の改良
JPH01143222A (ja) 大きい絶縁破壊強さを持つ酸化物層をつくるためのシリコンスライス及びその製法
Ray et al. The Formation of SiO2 in an RF Generated Oxygen Plasma: II. The Pressure Range Above 10 mTorr
JP3536618B2 (ja) シリコンウエーハの表面粗さを改善する方法および表面粗さを改善したシリコンウエーハ
JP4603677B2 (ja) アニールウェーハの製造方法及びアニールウェーハ
JP2001118902A (ja) 検査用ウェーハ、その作成方法、及びそれを用いた検査方法
JPH03275586A (ja) シリコン単結晶ウェーハの製造方法
JPH06196459A (ja) 半導体シリコンウェーハの製造方法
TWI222139B (en) Process for producing silicon single crystal layer and silicon single crystal layer
JPH0656846B2 (ja) 半導体基体の処理方法
RU2119693C1 (ru) Способ обработки пластин монокристаллического кремния
RU2215344C1 (ru) Способ геттерирующей обработки полупроводниковых пластин

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040721

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061121