RU2215344C1 - Способ геттерирующей обработки полупроводниковых пластин - Google Patents

Способ геттерирующей обработки полупроводниковых пластин Download PDF

Info

Publication number
RU2215344C1
RU2215344C1 RU2002120834A RU2002120834A RU2215344C1 RU 2215344 C1 RU2215344 C1 RU 2215344C1 RU 2002120834 A RU2002120834 A RU 2002120834A RU 2002120834 A RU2002120834 A RU 2002120834A RU 2215344 C1 RU2215344 C1 RU 2215344C1
Authority
RU
Russia
Prior art keywords
wafers
gettering
semiconductor
semiconductor wafers
depth
Prior art date
Application number
RU2002120834A
Other languages
English (en)
Other versions
RU2002120834A (ru
Inventor
В.К. Смолин
В.Д. Скупов
Original Assignee
Федеральное государственное унитарное предприятие Научно-исследовательский институт измерительных систем им. Ю.Е.Седакова
Министерство Российской Федерации по атомной энергии
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное предприятие Научно-исследовательский институт измерительных систем им. Ю.Е.Седакова, Министерство Российской Федерации по атомной энергии filed Critical Федеральное государственное унитарное предприятие Научно-исследовательский институт измерительных систем им. Ю.Е.Седакова
Priority to RU2002120834A priority Critical patent/RU2215344C1/ru
Application granted granted Critical
Publication of RU2215344C1 publication Critical patent/RU2215344C1/ru
Publication of RU2002120834A publication Critical patent/RU2002120834A/ru

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Использование: в полупроводниковой технике, в способах очистки пластин от фоновых примесей и протяженных структурных дефектов при производстве пластин и структур для изготовления интегральных схем и дискретных полупроводниковых приборов. Технический результат: повышение однородности распределения электрофизических характеристик полупроводниковых пластин за счет снижения концентрации структурных дефектов. Сущность изобретения: в способе геттерирующей обработки полупроводниковых пластин, включающем операции изготовления пластин и обработку ультразвуком в химически неактивной жидкости в течение 2,5-3,0 ч, во время обработки ультразвуком к пластинам прикладывают постоянное напряжение V, величину которого определяют в приведенной в описании формуле. 1 с.п.ф-лы, 3 табл.

Description

Предлагаемое изобретение относится к полупроводниковой технике, а именно к способам очистки пластин от фоновых примесей и протяженных структурных дефектов (т. н. геттерирующие обработки), и может использоваться в производстве пластин и структур для изготовления интегральных схем и дискретных полупроводниковых приборов.
Как известно, наличие в полупроводниковых пластинах - подложках фоновых примесей и дефектов дислокационного типа в существенной мере ухудшает электрофизические, функциональные и надежностные характеристики приборов. Поэтому в технологии микроэлектроники широко используют различные методы геттерирования.
Известен способ [1], включающий формирование на нерабочей стороне пластин, т.е. стороне, на которой не будут формироваться активные области приборов, структурно нарушенного слоя с помощью механической обработки, лазерного воздействия или ионного облучения и последующий высокотемпературный отжиг в инертной или окислительной атмосферах. Температура отжига обычно превышает 0,5 Тm, где Тm - температура плавления материала пластины. При такой геттерирующей обработке удается значительно снизить концентрацию дефектов и, как следствие, подавить образование структурных нарушений на последующих операциях эпитаксии, окисления или диффузии.
Недостаток способа [1] в том, что при высоких температурах происходит термическая эрозия поверхности пластин, что ограничивает минимальные глубины для формируемых активных областей приборов (т.е. ограничивает степень интеграции) и снижает процент выхода годных. Кроме того, наличие структурно нарушенного слоя на нерабочей стороне обуславливает коробление пластин из-за пространственного неоднородного распределения упругих напряжений, что приводит к браку на операциях литографии.
Наиболее близким к заявляемому является способ [2], используемый при изготовлении полупроводниковых подложек. Способ [2] включает в себя механическое полирование и очистку поверхности с помощью ультразвука и химико-механическое полирование рабочей стороны подложек. После механического полирования и очистки поверхности на рабочей стороне подложек путем селективного или анизотропного химического травления на глубину нарушенного полированием слоя формируют микрорельеф и обрабатывают подложки ультразвуком в течение 2,5-3,0 ч в деионизованной воде, а затем не позднее чем через сутки проводят химико-механическое полирование для удаления микрорельефа на рабочей стороне подложек. Применение способа [2] позволяет повысить качество подложек за счет снижения концентрации структурных дефектов.
Недостаток способа [2] в том, что он применим только на этапе изготовления исходных подложек, на которых возможно создание микрорельефа селективным или анизотропным травлением. Это становится невозможным на готовых подложках или структурах, например, с эпитаксиальными слоями. Кроме того, обработка пластин (подложек или структур) только ультразвуком малоэффективна для геттерирования кластеров дефектов и дислокации вследствие того, что они окружены примесными атмосферами, препятствующими взаимодействию возникающих в поле упругих волн неравновесных собственных точечных дефектов с протяженными структурными нарушениями. Такие нарушения (кластеры, дислокационные образования) образуются даже в качественных подложках, изготовленных по способу [2] , уже на первых технологических операциях, где используются высокотемпературные воздействия (эпитаксия, окисление, постимплантационный отжиг и т.д.), сопровождающиеся пересыщением материала собственными точечными дефектами и комплексообразованием, а также возникновением термомеханических напряжений в пластинах. Это приводит к неоднородному изменению электрических, оптических, структурных и т.п. характеристик полупроводниковых пластин вдоль поверхности, на которой должны формироваться активные области приборов. Как следствие, и параметры самих приборов могут отличиться от заданного номинала.
Техническим результатом заявляемого способа является повышение однородности распределения электрофизических характеристик полупроводниковых пластин за счет снижения концентрации структурных дефектов.
Технический результат достигается тем, что в способе геттерирующей обработки полупроводниковых пластин, включающем операции изготовления пластин и обработку ультразвуком в химически неактивной жидкости в течение 2,5-3,0 ч, во время обработки ультразвуком к пластинам прикладывают постоянное электрическое напряжение V (В), величину которого определяют по формуле
Figure 00000001

где А=9•10-10 В•м,
n - концентрация основных носителей заряда в пластине (м-3),
h - глубина зоны геттерирования (м),
ε - относительная диэлектрическая проницаемость материала пластины.
Новым, не обнаруженным при анализе научно-технической и патентной литературы в заявляемом способе является то, что во время обработки ультразвуком к пластинам прикладывают постоянное электрическое напряжение V, величину которого определяют по формуле
Figure 00000002

где А=9•10-9 В•м,
n - концентрация основных носителей заряда в пластине (м-3),
h - глубина зоны геттерирования (м),
ε - относительная диэлектрическая проницаемость материала пластины.
Технический результат в заявляемом способе достигается благодаря тому, что приложенное к пластинам во время ультразвуковой обработки постоянное электрическое поле, которое проникает в приповерхностный слой материала на заданную глубину, стимулирует растворение экранирующих протяженные дефекты примесных атмосфер, которые в полупроводниках и диэлектриках состоят преимущественно из заряженных точечных дефектов (собственные точечные дефекты и примесные атомы). В зависимости от знака заряда дефектов и направления внешнего поля в время воздействия ультразвука можно реализовать их диффузионно-дрейфовую миграцию из геттерируемой области либо к поверхности, либо в объем пластины. Величина напряжения V должна обеспечивать эффективное геттерирование в приповерхностной зоне пластины до глубины h не менее чем вертикальный (по нормали к поверхности пластины) размер активных областей создаваемого прибора. Связь между напряжением и глубиной, в которой происходит стимулируемое электрическим полем геттерирование, можно определить из известного соотношения для дебаевского радиуса экранирования
Figure 00000003

где ε - относительная диэлектрическая проницаемость материала пластины;
ε0 - диэлектрическая постоянная;
е - заряд электрона.
После преобразования с учетом того, что Lд=h, ε0 = 8,85•10-12 Φ/м и е= 1,6-10-19 Кл, получим выражение для напряжения (В)
Figure 00000004

где А=9•10-9 В•м,
n=[м-3],
h=[м].
Заявляемый способ реализуется следующим образом.
Обрабатываемую пластину размещают между металлическими электродами, изолированными от внешней среды, помещают в ультразвуковую ванну с химически неактивной жидкостью (спирт, деионизованная вода и т.п.), прикладывают необходимое постоянное напряжение и обрабатывают ультразвуком в течение 2,5-3,0 часов. После геттерирующей обработки и отмывки поверхности пластину передают на следующую технологическую операцию. Обработку ультразвуком осуществляют на промышленных серийных установках типа УЗМУ-1, УЗУ - 0,25, соответственно, работающих на частотах 40 и 20 кГц. Наиболее эффективно применение заявляемого способа для обработки полупроводников с низким уровнем легирования.
Примеры реализации заявляемого способа.
Пример 1.
Кремниевые пластины марки КДБ - 12(001) толщиной 420 мкм обрабатывали по заявляемому способу на установке УМЗУ - 1 в деионизованной воде в течение 3 ч при различных значениях электрического потенциала на поверхности. После обработки методом селективного травления в растворе Сиртла в сочетании с послойным химико-динамическим полированием определяли плотность микродефектов и профиль распределения концентрации микродефектов по глубине. В табл. 1 представлены результаты измерений среднего значения плотности микродефектов и дисперсии плотности по поверхности пластины, а также значения глубины (толщины стравленного слоя), на которой плотность дефектов становится сравнимой с исходной.
Как видно из табл. 1, приложение постоянного напряжения к пластине кремния во время ультразвуковой обработки позволяет существенно снизить как среднее значение, так и плотность микродефектов по поверхности. Измерения поверхностного электрического сопротивления четырехзондовым методом показали, что на исходных пластинах дисперсия значений сопротивления по поверхности составляет 88 Ом /□, а после обработки при напряжении 100 В уменьшается до 21 Ом /□.
Пример 2.
Кремниевые пластины марки КЭФ-4,5 (001) толщиной 460 мкм окисляли в потоке влажного кислорода при Т=1370 К и формировали пленку диоксида кремния толщиной 0,27 мкм. Качество пленки оценивали по измерениям на эллипсометре ЛЭФ-601 (λ= 0,63 мкм) показателя преломления и коэффициента экстинции. Фиксировали средние значения этих параметров по поверхности пластин и дисперсию. Результаты экспериментов приведены в табл. 2.
Из табл. 2 видно, что обработка по заявляемому способу не только уменьшает дисперсию обоих параметров, но и приближает значение показателя преломления диоксида кремния к величине 1,46, характерной для плотной (идеальной) пленки. В этих же экспериментах после стравливания диоксида кремния и селективного травления образцов было установлено, что плотность микродефектов от исходного значения 1,8-105 см -2 после обработки при V=100 В снижалась до 8•102 см-2. Это означает, что наличие пленки диоксида кремния усиливает геттерирующий эффект.
Пример 3.
Пластины кремния марки КДБ-20(111) толщиной 350 мкм подвергали обработке по заявляемому способу с предварительным расчетом величины напряжения, которое необходимо приложить во время ультразвукового воздействия для достижения заданной глубины зоны геттерирования микродефектов. Концентация носителей в исходных кристаллах была n≈6•1020 см-3. По расчетам для двух глубин геттерирования h=10 и 15 мкм напряжение во время должно составлять, соответственно 45 и 101 В. После обработки в течение 2,5 ч при таких значениях напряжения образцы подвергали селективному травлению в сочетании с послойным химико-динамическим полированием и по профилю распределения плотности микродефектов определяли глубину геттерирования. В качестве этой глубины принимали толщину стравленного слоя, при которой плотность микродефектов совпадала с плотностью дефектов в контрольных необрабатываемых пластинах - 1,3•105 см-2. Результаты измерений приведены в табл. 3, где также указаны значения плотности микродефектов непосредственно по поверхности обработанных пластин.
Из табл. 3 видно, что экспериментальные и расчетные значения глубин геттрирования микродефектов в пределах точности измерений совпадают.
Измерения поверхностного электрического сопротивления четырехзондовым методом показали, что на исходных пластинах дисперсия значений сопротивления 114 Ом/□, а после обработки при V=45 и 100 В уменьшаются, соответственно, до 31 Ом/□ и 27 Ом/□.
Литература
1. Современные методы геттерирования в технологии полупроводниковой электроники / В.А. Лабунов, И.Л. Баринов, В.П. Бондаренко, А.М. Дорофеев // Зарубежная электронная техника, 1983, 11, с.3-66.
2. Патент РФ 2072585 " Способ подготовки полупроводниковых подложек" / В.Д. Скупов.

Claims (1)

  1. Способ геттерирующей обработки полупроводниковых пластин, включающий операции изготовления пластин и обработку ультразвуком в химически неактивной жидкости в течение 2,5-3,0 ч, отличающийся тем, что во время обработки ультразвуком к пластинам прикладывают постоянное напряжение V, величину которого определяют по формуле
    Figure 00000005

    где А= 9•10-9В•м;
    n - концентрация основных носителей заряда в пластине, м-3;
    h - глубина зоны геттерирования, м;
    ε - относительная диэлектрическая проницаемость материала пластины.
RU2002120834A 2002-07-30 2002-07-30 Способ геттерирующей обработки полупроводниковых пластин RU2215344C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2002120834A RU2215344C1 (ru) 2002-07-30 2002-07-30 Способ геттерирующей обработки полупроводниковых пластин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2002120834A RU2215344C1 (ru) 2002-07-30 2002-07-30 Способ геттерирующей обработки полупроводниковых пластин

Publications (2)

Publication Number Publication Date
RU2215344C1 true RU2215344C1 (ru) 2003-10-27
RU2002120834A RU2002120834A (ru) 2004-03-20

Family

ID=31989359

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2002120834A RU2215344C1 (ru) 2002-07-30 2002-07-30 Способ геттерирующей обработки полупроводниковых пластин

Country Status (1)

Country Link
RU (1) RU2215344C1 (ru)

Also Published As

Publication number Publication date
RU2002120834A (ru) 2004-03-20

Similar Documents

Publication Publication Date Title
KR100733111B1 (ko) 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼
KR101462397B1 (ko) 접합 웨이퍼의 제조 방법
JP3662472B2 (ja) 基板表面の処理方法
EP1981063B1 (en) Process for producing a soi wafer
JPH0793437B2 (ja) 半導体装置のゲート酸化膜形成法
KR100214795B1 (ko) 반도체 장치 제조 방법
KR20070005660A (ko) 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조
KR20040019949A (ko) 반도체 장치의 제조 방법
KR19990023856A (ko) 에스 오 아이 층위에의 산화막 형성방법 및 결합 웨이퍼 제조방법
JP2003197602A (ja) ウェーハ製造方法
RU2215344C1 (ru) Способ геттерирующей обработки полупроводниковых пластин
JP2013048218A (ja) Soi基板の作製方法
KR100898649B1 (ko) Soi기판 및 그 제조방법
US4954189A (en) Silicon wafers for producing oxide layers of high breakdown strength and process for the production thereof
KR19980077553A (ko) 접합형 에스.오.아이 웨이퍼 제조방법
KR100309462B1 (ko) 반도체 소자의 웨이퍼 및 그 제조방법
JP3295171B2 (ja) 半導体基板の製造方法
RU2120682C1 (ru) Способ обработки кремниевых подложек
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
RU2119693C1 (ru) Способ обработки пластин монокристаллического кремния
KR100312971B1 (ko) 실리콘 웨이퍼내의 산소 불순물 농도 감소방법
KR20030030634A (ko) 웨이퍼 표면 결함 분석 방법
RU2134467C1 (ru) Способ геттерирующей обработки подложек кремния
JPH06196459A (ja) 半導体シリコンウェーハの製造方法
JP2901421B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130731