JPH01142923A - 印字制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえばラインプリンタなどのプリンタに用
いられる印字制御回路に関する。

（従来の技術） 一般に、ドツトマドリスク方式を採用したプリンタにお
いては、画像メモリに記憶されたドツトパターンのその
ままを印字データとし°Ｃ１これを順次読出すことによ
りその印字動作が実行されるようなされている。

ところで、ドツトマドリスク方式を採用したプリンタと
して、たとえばラインプリンタなどの画像メモリから所
定のまとまりごとに読出された印字データに基づいて印
字を行うプリンタを考えた場合、画像メモリからプリン
タへの印字データ転送の際、たとえばブランクなどの印
字に不要なデータも共に転送されることから、その分無
駄なｆ−夕転送時間を要し、印字動作の高速化の妨げと
なる問題点を有していた。

（発明が解決しようとする問題点） 本発明は上述した問題点を解決するためのもので、メモ
リから読出された印字に不要な印字情報群を、たとえば
改行コードなどの所定のコードデータに置き換えて出力
することにより、データ転送時間の短縮化を図り、印字
動作の高速化を図ることのできる印字制御回路の提供を
目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明はこの目的を達成すべく、印字情報が格納された
メモリからその印字情報を所定のまとまりごとに順次読
出し印字制御を行う印字制御回路において、メモリから
所定のまとまりごとに順次読出された各印字情報群から
不要な印字情報群を検出する不要印字情報検出手段と、
この不要印字情報検出手段により検出された不要印字情
報群を所定のコードデータに置き換えて出力する制御手
段とを具備したものである。

（作　用） 本発明の印字ｖＩ１１１回路では、不要印字情報検出手
段がメモリから所定のまとまりごとに順次読出された各
印字情報群において不要な印字情報群を検出し、そして
制御手段が不要印字情報検出手段により検出された不要
印字情報群を所定のコードデータに置き換えて出力する
ので、データ転送時間を短縮することができ、印字動作
の高速化を図ることが可能となる。

（実施例） 以下、本発明の実施例を回向に基づいて詳細に説明する
。

第１図は本発明の一実施例の印字制御［ｕｉｌ路を用い
たプリンタ制ｍ装置の構成を説明するためのブロック図
である。

同図において、１は印字データを記憶する画像メモリ、
２は画像メモリ１から順次１ラインごとの印字データの
読出しを行う画像メモリｆ、ＩＩ　ｍ回路、３は画像メ
モリ１から　１ラインごとに順次読出された各印字デー
タからたとえば１ライン全てがブランクであるなどの印
字に不要な印字データを検出するブランク検出回路、４
はプリンタ５とのデータの入出力を行うインターフェー
ス部、６は以上の各構成部を包括的に制御するＣＰＵで
ある。

次に、上述したブランク検出回路３の構成について説明
する。

第２図はこのブランク検出回路３を示す図であり、同図
において、ＲおよびＡはそれぞれ画像メモリ制御回路２
から画像メモリ１に出力されるデータリード信号および
アドレス信号、Ｄは画像メモリ１から読出される印字デ
ータである。また７は画像メモリ１から読出された　１
ライン分の印字データＤを入力してブランク発生を検出
するためのＯＲゲートで、その出力がｒＯＪレベルのと
きブランク発生を意味する。また８はＯＲゲート７の出
力をデータリード信号Ｒと同時に取込みブランク発生の
検出結果を保持するためのＤフリップ７０ツブである。

次に、このプリンタ制御装置の動作について説明する。

まず、ＣＰｔＪ６から画像メモリ制御回路２に印字デー
タ読出しの指示がなされ、これにより画像メモリ制御回
路２は画像メモリ１からの１ラインごとの印字データの
読出しを開始する。

そして画像メモリ１から読出された　１ライン分の印字
データは、ブランク検出回路３に人力される。

このブランク検出回路３の作用について説明すると、Ｄ
フリップフロップ８は１ラインのデータ読出しごとにク
リアされてＱ端子の出力が「０」レベルとされており、
これによりＯＲゲート７の出力レベルは画像メモリ１か
ら読出された印字データによって決定される。すなわち
、画像メモリ１から読出された印字データが「１」レベ
ルのときはＯＲゲート７から「１」レベルが、また印字
データが「０」レベルのときはＯＲゲート７からｒＯＪ
レベルがそれぞれＤフリップフロップ８のＤ端子に入力
されることになる。したがって、Ｄフリップフロップ８
の保持する出力レベルは、１回でもそのＤ端子に「１」
レベルが入力されるとクリア信号が人力されるまでの間
「１」レベルを保持し続けることから、１ｉｌｌ像メモ
リ１からの１ライン分の印字データ読出しにおいてその
全てがブランクであった場合は結果的にクリアされた状
態のままｒＯＪレベルとなる。

以上の作用により、このブランク検出回路３において、
画像メモリ１より順次１ラインごとに読出された各印字
データから、１ライン全てがブランク（改行）からなる
印字データが検出される。

そして１ラインにおける最後のドツトが読出された後、
ＣＰＵ６は、ブランク検出回路３におけるＤフリップフ
ロップ８の出力レベルを調べ、これが「０」レベルであ
ったとき、プリンタ５において解釈可能なたとえば改行
コードなどの所定のコードデータに変換し、プリンタ５
への出力をインターフェース部４に指示する。そしてこ
の後プリンタ５は入力されたコードデータを解釈して改
行を実行する。

かくしてこの実施例装置によれば、画像メモリ１から順
次１ラインごとに読出された各印字データから１ライン
全てがブランクである印字データを検出して、これを改
行コードなどの所定のコードデータに置き換えてプリン
タ５に出力するようにしたので、印字の際転送すべき印
字データ量を大幅に低減させることができ、高速印字の
実現を図ることができる。

なお、以上説明したプリンタ制御装置は、画像メモリ１
から　１ラインごとの印字データを読出して印字動作を
制御するものであるが、本発明はこれに限定されるもの
ではなく、その他所室のまとまりをひとつのデータ転送
単位として印字動作を制御するプリンタ制御装置におい
ても同様に応用でき、これによりたとえばスキップコー
ドなどを用いて所定ドツト数の飛越しを行うような印字
動作の制御も可能となる。

［発明の効果］ 以上説明したように本発明の印字制御回路によれば、デ
ータ転送時間を短縮することができ、印字動作の高速化
を図ることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の印字制御回路を用いたプリ
ンタ制御装置の構成を説明するためのブロック図、第２
図は第１図のプリンタ制ｍ”Ａ置におけるブランク検出
回路を示す回路図である。 １・・・画像メモリ、２・・・画像メモリ制御［’ｌ路
、３・・・ブランク検出回路、４・・・インターフェー
ス部、５・・・プリンタ、６・・・ｃｐｕ。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− ヨツ―ｊコ　＝；＝１ 第２　Ｑ

Claims (2)

【特許請求の範囲】
1. （１）印字情報が格納されたメモリからその印字情報を
   所定のまとまりごとに順次読出して印字制御を行う印字
   制御回路において、前記メモリから所定のまとまりごと
   に順次読出された各印字情報群から不要な印字情報群を
   検出する不要印字情報検出手段と、この不要印字情報検
   出手段により検出された不要印字情報群を所定のコード
   データに置き換えて出力する制御手段とを具備したこと
   を特徴とする印字制御回路。
2. （２）前記不要な印字情報がブランクである特許請求の
   範囲第１項記載の印字制御回路。