JPH01136123A - アクティブマトリックス基板 - Google Patents
アクティブマトリックス基板Info
- Publication number
- JPH01136123A JPH01136123A JP62294888A JP29488887A JPH01136123A JP H01136123 A JPH01136123 A JP H01136123A JP 62294888 A JP62294888 A JP 62294888A JP 29488887 A JP29488887 A JP 29488887A JP H01136123 A JPH01136123 A JP H01136123A
- Authority
- JP
- Japan
- Prior art keywords
- bus wiring
- gate bus
- gate
- wiring
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 title claims abstract description 23
- 239000010407 anodic oxide Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 33
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000011521 glass Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明はアクティブマトリックス基板に関し、特に薄
膜トランジスタをスイッチング素子として用いた液晶大
画面のアクティブマトリックス表示装置に使用されるア
クティブマトリックス基板に関するものである。
膜トランジスタをスイッチング素子として用いた液晶大
画面のアクティブマトリックス表示装置に使用されるア
クティブマトリックス基板に関するものである。
[従来の技術]
近年、液晶等を用いて大容量の情報を表示する、スイッ
チング素子として薄膜トランジスタ(TPT)をガラス
等の絶縁性基板上にマトリックス状に形成したアクティ
ブマトリックス基板が注目されている。
チング素子として薄膜トランジスタ(TPT)をガラス
等の絶縁性基板上にマトリックス状に形成したアクティ
ブマトリックス基板が注目されている。
第8図はこの薄膜トランジスタを使用した液晶透過型の
アクティブマトリックス表示装置の概略断面図である。
アクティブマトリックス表示装置の概略断面図である。
以下、構成について図を参照して説明する。
バックライト36の照射を受ける側において、偏光板1
8がその片面に形成された透明絶縁性基板としてのガラ
ス基板12が準備され、その反対面には表示絵素となる
複数の透明電極1がマトリックス状に配列されて形成さ
れる。透明電極1全体を覆うように液晶分子配向膜20
が液晶の分子方位を揃えるために形成される。一方、バ
ックライト36の照射を受ける側の反対側にはやはりそ
の片面に偏光板34が形成されるガラス基板32がl(
i?され、その反対面にはカラーフィルタ30が透明電
極1に対応した位置に対応した数量分形成される。カラ
ーフィルタ30を覆うように透明電極28がガラス基板
上に形成され、さらにその上全面に保護膜24が形成さ
れる。
8がその片面に形成された透明絶縁性基板としてのガラ
ス基板12が準備され、その反対面には表示絵素となる
複数の透明電極1がマトリックス状に配列されて形成さ
れる。透明電極1全体を覆うように液晶分子配向膜20
が液晶の分子方位を揃えるために形成される。一方、バ
ックライト36の照射を受ける側の反対側にはやはりそ
の片面に偏光板34が形成されるガラス基板32がl(
i?され、その反対面にはカラーフィルタ30が透明電
極1に対応した位置に対応した数量分形成される。カラ
ーフィルタ30を覆うように透明電極28がガラス基板
上に形成され、さらにその上全面に保護膜24が形成さ
れる。
このように形成されたガラス基板12とガラス基板32
とが対向するように配置され、その間の空間に正の誘電
異方性を有するツイステッドネスマティック型の液晶2
2がフレーム26に囲マして封入されることによってア
クティブマトリックス表示装置が構成されている。
とが対向するように配置され、その間の空間に正の誘電
異方性を有するツイステッドネスマティック型の液晶2
2がフレーム26に囲マして封入されることによってア
クティブマトリックス表示装置が構成されている。
以上のように構成されたアクティブマトリックス表示装
置の表示動作について簡単に説明する。
置の表示動作について簡単に説明する。
液晶22に電圧が印加されていない状態においては液晶
22の分子方向は液晶分子配向膜20によって所定方向
に配向されているので、液晶22に入射した光は液晶通
過中に所定方向に偏光されて外部に透過する。ところが
透明電極lのいずれかに電圧が印加されると対向する透
明電極28との間で液晶22に電界が生じ、この部分の
液晶22の液晶分子が電界方向に沿って配向変換させら
れるので、その透明電極に入射した光は偏光板34の偏
光方向と異なってしまい、外部に透過しなくなる。この
表示動作をバックライト36側と反対側、すなわち表示
側から見てみると透明電極1に電圧が印加されていると
き(TPTがONのとき)その絵素部分は暗状態となり
、逆にTPTがOFFのときその絵素部分は明状態とな
りカラーフィルタの着色(立志じた着色で表示されるこ
とになる。このような原理で画面全体にマトリックス状
に配置された極めて多くの絵素を個々に動作させること
によって所望の像あるいは情報を表示できるのである。
22の分子方向は液晶分子配向膜20によって所定方向
に配向されているので、液晶22に入射した光は液晶通
過中に所定方向に偏光されて外部に透過する。ところが
透明電極lのいずれかに電圧が印加されると対向する透
明電極28との間で液晶22に電界が生じ、この部分の
液晶22の液晶分子が電界方向に沿って配向変換させら
れるので、その透明電極に入射した光は偏光板34の偏
光方向と異なってしまい、外部に透過しなくなる。この
表示動作をバックライト36側と反対側、すなわち表示
側から見てみると透明電極1に電圧が印加されていると
き(TPTがONのとき)その絵素部分は暗状態となり
、逆にTPTがOFFのときその絵素部分は明状態とな
りカラーフィルタの着色(立志じた着色で表示されるこ
とになる。このような原理で画面全体にマトリックス状
に配置された極めて多くの絵素を個々に動作させること
によって所望の像あるいは情報を表示できるのである。
第9図はTPTが設置される側のアクティブマトリック
ス基板の表示絵素に対応して配置された透明電極まわり
を示した概略平面図であり、第10図は第9図のX−X
断面図であり、第11図は第9図のX I −X X断
面図である。
ス基板の表示絵素に対応して配置された透明電極まわり
を示した概略平面図であり、第10図は第9図のX−X
断面図であり、第11図は第9図のX I −X X断
面図である。
以下、第9図〜第11図を参照して構成について説明す
る。
る。
ガラス基板12上全面にエツチング防止用の絶縁膜14
が形成され、その上にパターニングされたゲート電極3
がゲートバス配線6と一体となって形成される。ゲート
電極3およびゲートバス配線6は陽極酸化膜16で覆わ
れ、さ、らにそれら全体を覆うように絶縁膜14上全面
にゲ−)、ト絶縁膜10が形成され、その上に透明電極
1と透明電極1に接続するスイッチング素子としてのT
PTが形成される。TPTは透明電極1に接続するドレ
イン電極2と、ソース電極4と、ドレイン電極2とソー
ス電極4とをアモルファスシリコン(a−St)膜38
を介して接続してゲート電極3上方に形成される薄膜状
のa−SL半導体膜5と、ゲート電極3と、ゲート絶縁
膜10とからなる。
が形成され、その上にパターニングされたゲート電極3
がゲートバス配線6と一体となって形成される。ゲート
電極3およびゲートバス配線6は陽極酸化膜16で覆わ
れ、さ、らにそれら全体を覆うように絶縁膜14上全面
にゲ−)、ト絶縁膜10が形成され、その上に透明電極
1と透明電極1に接続するスイッチング素子としてのT
PTが形成される。TPTは透明電極1に接続するドレ
イン電極2と、ソース電極4と、ドレイン電極2とソー
ス電極4とをアモルファスシリコン(a−St)膜38
を介して接続してゲート電極3上方に形成される薄膜状
のa−SL半導体膜5と、ゲート電極3と、ゲート絶縁
膜10とからなる。
a−5i半導体膜5上にはその表面を保護するための保
護絶縁膜40が形成され、ソース電極4には一体となっ
て接続するソースバス配線7が形成され外部と導通をと
る。
護絶縁膜40が形成され、ソース電極4には一体となっ
て接続するソースバス配線7が形成され外部と導通をと
る。
以上のように構成されたアクティブマトリックス基板に
おいて、外部からゲートバス配線6を介してゲート電極
3に所定電圧を印加することによって、TPTをONさ
せ常時ソースバス配線6に印加されている電圧をa−8
t半導体膜5を介して透明電極1に印加するのである。
おいて、外部からゲートバス配線6を介してゲート電極
3に所定電圧を印加することによって、TPTをONさ
せ常時ソースバス配線6に印加されている電圧をa−8
t半導体膜5を介して透明電極1に印加するのである。
[発明が解決しようとする問題点]
上記のような従来のアクティブマトリックス基板では大
画面化に伴いゲートバス配線とソースバス配線とがます
ます増加し、またその配線長も長くなってくる。配線長
が増加すると配線抵抗はそれにつれて増加するので動作
特性上不利になり、また断線率も高くなるので歩留りが
低下するという問題点があった。そこで、ゲート電極の
抵抗を下げようとしてゲート電極の膜厚を厚くしようと
するとTPTの中央部がさらに盛り上がることになって
、その形成が容易でなくなり、またソース電極はこの段
差形状の影響でより断線しやすくなるのである。
画面化に伴いゲートバス配線とソースバス配線とがます
ます増加し、またその配線長も長くなってくる。配線長
が増加すると配線抵抗はそれにつれて増加するので動作
特性上不利になり、また断線率も高くなるので歩留りが
低下するという問題点があった。そこで、ゲート電極の
抵抗を下げようとしてゲート電極の膜厚を厚くしようと
するとTPTの中央部がさらに盛り上がることになって
、その形成が容易でなくなり、またソース電極はこの段
差形状の影響でより断線しやすくなるのである。
この発明はかかる問題点を解決するためになされたもの
で、大画面化されても断線率が低くまた歩留りの高い動
作特性上優れたゲートバス配線を有したアクティブマト
リックス基板を提供することを目的とする。
で、大画面化されても断線率が低くまた歩留りの高い動
作特性上優れたゲートバス配線を有したアクティブマト
リックス基板を提供することを目的とする。
[問題点を解決するための手段]
この発明に係るアクティブマトリックス基板は、ゲート
バス配線の断面積を部分的に増大させたものである。
バス配線の断面積を部分的に増大させたものである。
[作用]
この発明においては、外部とゲート電極との導通を図る
ゲートバス配線の断面積を部分的に増大させるので、配
線長が増加してもその配線抵抗を増大させることはなく
また断線率の増加を生じさせない。
ゲートバス配線の断面積を部分的に増大させるので、配
線長が増加してもその配線抵抗を増大させることはなく
また断線率の増加を生じさせない。
[実施例コ
第1図はこの発明の一実施例を示す透明電極まわりの概
略平面図であり、第2図は第1図のn−■断面図であり
、第3図は第1図の■−m断面図である。
略平面図であり、第2図は第1図のn−■断面図であり
、第3図は第1図の■−m断面図である。
以下、第1図〜第3図を参照してその構成について説明
する。
する。
ガラス基板12上に全面にエツチング防止用の7 B
2Q 、 等よりなる絶縁膜14が形成され、その上に
バターニングされたTa等よりなるゲート電極3が、同
じ(Ta等よりなるゲートバス配線6と一体となって形
成される。ゲート電極3およびゲートバス配線6は陽極
酸化膜16で覆われ、さらにそれら全体を覆うように絶
縁膜14上全面にSiNx等のゲート絶縁膜10が形成
され、その上に透明電極1と透明電極1に接続するスイ
ッチング素子としそのTPTが形成される。以上の構成
については従来例と同様であるが、この実施例において
はソースバス配線7と平面的に重ならない領域のゲート
バス配線6の上方の陽極酸化膜16およびゲート絶縁膜
10を所定位置においてエツチングし、ゲートバス配線
6に達するスルーホール8を形成する。スルーホール8
に挾まれた範囲のゲートバス配線6の上方のゲート絶縁
膜10上にのみTiまたはMO等よりなるカバー電極9
をスパッタ法で形成することによって、その範囲のゲー
トバス配線6はカバー電極9を介しても導通することに
なり、実質的なゲートバス配線6の断面積が部分的に増
加したことになる。
2Q 、 等よりなる絶縁膜14が形成され、その上に
バターニングされたTa等よりなるゲート電極3が、同
じ(Ta等よりなるゲートバス配線6と一体となって形
成される。ゲート電極3およびゲートバス配線6は陽極
酸化膜16で覆われ、さらにそれら全体を覆うように絶
縁膜14上全面にSiNx等のゲート絶縁膜10が形成
され、その上に透明電極1と透明電極1に接続するスイ
ッチング素子としそのTPTが形成される。以上の構成
については従来例と同様であるが、この実施例において
はソースバス配線7と平面的に重ならない領域のゲート
バス配線6の上方の陽極酸化膜16およびゲート絶縁膜
10を所定位置においてエツチングし、ゲートバス配線
6に達するスルーホール8を形成する。スルーホール8
に挾まれた範囲のゲートバス配線6の上方のゲート絶縁
膜10上にのみTiまたはMO等よりなるカバー電極9
をスパッタ法で形成することによって、その範囲のゲー
トバス配線6はカバー電極9を介しても導通することに
なり、実質的なゲートバス配線6の断面積が部分的に増
加したことになる。
第4図はこの発明の他の実施例を示す透明電極まわりの
概略平面図であり、第5図は第4図のV−V断面図であ
り、第6図は第4図のVI−Vl断面図である。
概略平面図であり、第5図は第4図のV−V断面図であ
り、第6図は第4図のVI−Vl断面図である。
以下、第4図〜第6図を参照してその構成について説明
する。
する。
ガラス基板12上に全面にエツチング防止用のTa20
S等よりなる絶縁膜14が形成され、その上にバターニ
ングされたTa等よりなるゲート電極3が同じ(Ta等
よりなるゲートバス配線6と一体となって形成される。
S等よりなる絶縁膜14が形成され、その上にバターニ
ングされたTa等よりなるゲート電極3が同じ(Ta等
よりなるゲートバス配線6と一体となって形成される。
ゲートバス配線6は後工程で形成されるソース電極と交
差する部分およびTPTが形成されるゲート電極3の部
分を除いてバターニングされたレジストによって覆われ
る。次にゲート[極3およびゲートバス配線6にその両
端から電圧を印加し、レジストに覆われていない部分に
陽極酸化膜16を形成する。続いてTPTを形成するた
めにSiNx等のゲート絶縁膜、a−St半導体膜およ
び保護絶縁膜をプラズマCVD法!こより連続で積層し
、所定の形状にバターニングした後リンをドープしたn
”a−Si膜をプラズマCVD法により積層してこれを
バターニングする。ゲートバス配線6の一部を覆ってい
たレジストを除去し、TiまたはMo等をスパッタ法で
形成した後これをバターニングすることによってソース
電極4、ソースバス配線7およびゲートバス配線上のカ
バー電極9が形成される。
差する部分およびTPTが形成されるゲート電極3の部
分を除いてバターニングされたレジストによって覆われ
る。次にゲート[極3およびゲートバス配線6にその両
端から電圧を印加し、レジストに覆われていない部分に
陽極酸化膜16を形成する。続いてTPTを形成するた
めにSiNx等のゲート絶縁膜、a−St半導体膜およ
び保護絶縁膜をプラズマCVD法!こより連続で積層し
、所定の形状にバターニングした後リンをドープしたn
”a−Si膜をプラズマCVD法により積層してこれを
バターニングする。ゲートバス配線6の一部を覆ってい
たレジストを除去し、TiまたはMo等をスパッタ法で
形成した後これをバターニングすることによってソース
電極4、ソースバス配線7およびゲートバス配線上のカ
バー電極9が形成される。
この結果第5図および第6図に示すように、所定範囲の
ゲートバス配線6の実質的な断面積が部分的に増加した
ことになる。
ゲートバス配線6の実質的な断面積が部分的に増加した
ことになる。
第7図は第1図〜第3図の実施例にこの発明を適用した
場合の歩留り向上の効果を示す図である。
場合の歩留り向上の効果を示す図である。
図を参照してゲートバス配線6の両端から所定電圧を印
加した場合、ゲートバス配線6が1カ所断線していても
2力所以上で断線していない限りゲートバス配線6に陽
極酸化膜16が形成され、さらにその上にゲート絶縁膜
10が形成される。
加した場合、ゲートバス配線6が1カ所断線していても
2力所以上で断線していない限りゲートバス配線6に陽
極酸化膜16が形成され、さらにその上にゲート絶縁膜
10が形成される。
この状態においてはゲートバス配線6は断線状態である
が、所定位置におけるゲート絶縁膜10および陽極酸化
膜16をエツチングして形成されたスルーホール8内を
含めてカバー電極9をゲート絶縁膜10上に形成するこ
とによって、断線していたゲートバス配線6はカバー電
極9を介して導通することになる。したがって、ゲート
バス配線6の断線率の低下に貢献し装置の信頼性向上に
も寄与する。 ( なお、上記実施例においては、いずれもゲート電極およ
びゲートバス配線に陽極酸化膜を形成しているが、これ
は絶縁性を高めるためであって要求される絶縁性の基準
によってはゲート絶縁膜のみであってもよい。
が、所定位置におけるゲート絶縁膜10および陽極酸化
膜16をエツチングして形成されたスルーホール8内を
含めてカバー電極9をゲート絶縁膜10上に形成するこ
とによって、断線していたゲートバス配線6はカバー電
極9を介して導通することになる。したがって、ゲート
バス配線6の断線率の低下に貢献し装置の信頼性向上に
も寄与する。 ( なお、上記実施例においては、いずれもゲート電極およ
びゲートバス配線に陽極酸化膜を形成しているが、これ
は絶縁性を高めるためであって要求される絶縁性の基準
によってはゲート絶縁膜のみであってもよい。
さらに、上記実施例ではマトリックス型の透明電極とし
ているが、セグメント型の電極形状の基板であっても同
様に適用できることは言うまでもない。
ているが、セグメント型の電極形状の基板であっても同
様に適用できることは言うまでもない。
[発明の効果]
この発明は以上説明したとおり、ゲートバス配線の断面
積を部分的に増大させたのでその配線長は長くなっても
配線抵抗の増加を抑え、また断線率を低下させる生産性
の高いアクティブマトリックス基板となる効果がある。
積を部分的に増大させたのでその配線長は長くなっても
配線抵抗の増加を抑え、また断線率を低下させる生産性
の高いアクティブマトリックス基板となる効果がある。
第1図はこの発明の一実施例を示す概略平面図、第2図
は第1図の■−■断面図、第3図は第1図の■−■断面
図、第4図はこの発明の他の実施例の概略平面図、第5
図は第4図の■−v断面図、第6図は第4図のVT−V
l断面図、第7図はこの発明の一実施例における歩留り
向上を示す断面図、第8図は一般の液晶透過型のアクテ
ィブマトリックス表示装置の概略断面図、第9図は従来
のアクティブマトリックス基板の概略平面図、第10図
は第9図のX−X断面図、第11図は第9図のXI−X
IX断面図ある。 図において、1は透明電極、3はゲート電極、6はゲー
トバス配線、9はカバー電極、12はガラス基板である
。 なお、各図中同一符号は同一または相当部分を示す。
は第1図の■−■断面図、第3図は第1図の■−■断面
図、第4図はこの発明の他の実施例の概略平面図、第5
図は第4図の■−v断面図、第6図は第4図のVT−V
l断面図、第7図はこの発明の一実施例における歩留り
向上を示す断面図、第8図は一般の液晶透過型のアクテ
ィブマトリックス表示装置の概略断面図、第9図は従来
のアクティブマトリックス基板の概略平面図、第10図
は第9図のX−X断面図、第11図は第9図のXI−X
IX断面図ある。 図において、1は透明電極、3はゲート電極、6はゲー
トバス配線、9はカバー電極、12はガラス基板である
。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 主面を有する透明絶縁性基板と、 前記透明絶縁性基板の前記主面上にマトリックス状に配
置されて形成された複数の透明電極と、前記透明電極の
各々に接続し、前記透明絶縁性基板の前記主面上に形成
されたゲート電極を含む複数のトランジスタと、 前記ゲート電極の各々に接続して外部と導通をとる、前
記透明絶縁性基板の前記主面上に形成されたゲートバス
配線とを備えたアクティブマトリックス基板において、 前記ゲートバス配線の断面積を部分的に増大させたこと
を特徴とする、アクティブマトリックス基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294888A JPH01136123A (ja) | 1987-11-21 | 1987-11-21 | アクティブマトリックス基板 |
US07/273,251 US5075674A (en) | 1987-11-19 | 1988-11-18 | Active matrix substrate for liquid crystal display |
DE3888465T DE3888465T2 (de) | 1987-11-19 | 1988-11-21 | Flüssigkristallsubstrat mit aktiver Matrix. |
EP88310967A EP0318224B1 (en) | 1987-11-19 | 1988-11-21 | An active matrix substrate for liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294888A JPH01136123A (ja) | 1987-11-21 | 1987-11-21 | アクティブマトリックス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01136123A true JPH01136123A (ja) | 1989-05-29 |
Family
ID=17813551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62294888A Pending JPH01136123A (ja) | 1987-11-19 | 1987-11-21 | アクティブマトリックス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01136123A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019704A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59100415A (ja) * | 1982-11-30 | 1984-06-09 | Mitsubishi Electric Corp | マトリクス形液晶表示装置 |
-
1987
- 1987-11-21 JP JP62294888A patent/JPH01136123A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59100415A (ja) * | 1982-11-30 | 1984-06-09 | Mitsubishi Electric Corp | マトリクス形液晶表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019704A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162890B2 (ja) | 液晶表示装置 | |
KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
US5982467A (en) | Method of manufacturing liquid crystal display including active panel | |
JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH03288824A (ja) | アクティブマトリクス表示装置 | |
KR20010056590A (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
KR20020005899A (ko) | 횡전계 방식의 액정 표시장치 및 그 제조방법 | |
JP3258768B2 (ja) | マトリックス型表示装置 | |
JP2521752B2 (ja) | 液晶表示装置 | |
KR100262954B1 (ko) | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조 | |
JPH04265945A (ja) | アクティブマトリクス基板 | |
JPH028821A (ja) | アクティブマトリックス基板 | |
JPH01136123A (ja) | アクティブマトリックス基板 | |
JP4441507B2 (ja) | 液晶表示装置 | |
JPH01177020A (ja) | アクティブマトリックス表示装置 | |
JP2690404B2 (ja) | アクティブマトリクス基板 | |
KR100631369B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
JPH02157827A (ja) | 薄膜トランジスタアレイ装置 | |
JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
JPH04326330A (ja) | 液晶表示装置およびその製造方法 | |
KR20010064401A (ko) | 박막 트랜지스터 액정표시장치 | |
KR20020085242A (ko) | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 | |
JP2582479B2 (ja) | 液晶表示装置 | |
JPH04304429A (ja) | アクティブマトリクス基板 |