JPH01134685A - 回路ブロックパターン入力装置 - Google Patents

回路ブロックパターン入力装置

Info

Publication number
JPH01134685A
JPH01134685A JP62292167A JP29216787A JPH01134685A JP H01134685 A JPH01134685 A JP H01134685A JP 62292167 A JP62292167 A JP 62292167A JP 29216787 A JP29216787 A JP 29216787A JP H01134685 A JPH01134685 A JP H01134685A
Authority
JP
Japan
Prior art keywords
block
pattern
circuit
input
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62292167A
Other languages
English (en)
Other versions
JP2615091B2 (ja
Inventor
Yutaka Horii
豊 堀井
Hiroaki Takada
裕昭 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP62292167A priority Critical patent/JP2615091B2/ja
Publication of JPH01134685A publication Critical patent/JPH01134685A/ja
Application granted granted Critical
Publication of JP2615091B2 publication Critical patent/JP2615091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 電気回路あるいは電子回路などの手書き回路図面を機械
化設計に利用するためにプロセッサシステムに取込むた
めの浄書を行う回路ブロックパターン入力方式に関し、 図面入力装置から入力された手書き図面中の回路シンボ
ルを予め用意した辞書中の回路シンボルと置換えること
によって作業の困難性を排除するとともに回路パターン
の認識率を高めることを目的とし、 図面入力装置によって読取られたビットパターンが表示
されているディスプレイ画面上に複数の直線で囲まれた
ブロックを設定し、このブロックの辺を定める上記複数
の直線とそれぞれ交叉する入出力線の数を当該直線ごと
に計数し、上記ブロックの辺を定めるそれぞれの直線と
これに交叉する人出力線の数とに基づいて予め用意され
ている回路ブロックパターン辞書中から該当する回路ブ
ロックパターンの候補を選択して、手書きによって作成
された上記ビットパターン中の上記ブロック設定手段に
より設定されたブロックのパターンを上記辞書中の回路
ブロックパターンによって置換えるように構成する。
〔産業上の利用分野〕
電気回路あるいは電子回路などの手書き回路図面を機械
化設計に利用するためにプロセッサシステムに取込むた
めの浄書を行う回路ブロックパターン入力方式に関する
〔従来の技術〕 電気回路あるいは電子回路などの手書き回路図面を機械
化設計に利用するためには、−船釣に回路シンボルとこ
れら回路シンボル間の接続情仰をプロセッサに与える必
要がある。
プロセッサにこのような情報を入力するための1つの方
法として、グラフィック画面上で直接回路図を作成する
ことが行われたが、回路設計者自身が入力することは困
難であり、また専門のオペレータが入力するにしても手
書きに比べて著しく作業能率が低いという欠点を生じる
この欠点を排除するために、手書きにより作成された回
路図をイメージリーグなどの図面入力装置によって入力
することが行われるが、このような手書きの回路図面を
そのまま認識の対象とする場合においては認識率が低く
、しかもその認識処理に要する時間が著しく長くなる欠
点がある。
そこで、画面入力装置から入力された回路図のビットパ
ターンをディスプレイ上に表示させ、作業者がシンボル
名、シンボル位置などをキーボードあるいはマウスなど
の入力装置を用いて会話的に行うものが開発されたがそ
の操作が煩雑であって実用的なシステムを得ることが難
しい。
〔発明が解決しようとする問題点〕
本発明は、図面人力装置から入力された手書き図面中で
最も認識の困難な回路シンボルを予め用意した辞書中の
回路シンボルと置換えることによって作業の困難性を排
除するとともに回路パターンの認識率を高めることを目
的とする。
〔問題点を解決するための手段〕
第1図の原理図に示すように、ビットパターンを記憶す
るビットパターンメモリ1と、このビットパターンメモ
リに記憶されているビットパターンを表示するディスプ
レイ2と、図面入力装置3によって読取られたビットパ
ターンが表示されているディスプレイ画面上に複数の直
線で囲まれたブロックを設定するブロック設定手段4と
、このブロックの辺を定める上記複数の直線とそれぞれ
交叉する人出力線の数を当該直線ごとに計数する計数手
段5と、上記ブロックの辺を定めるそれぞれの直線とこ
れに交叉する入出力線の数とに基づいて予め用意されて
いる回路ブロックパターン辞書6中から該当する回路ブ
ロックパターンの候補を選択する選択手段7と、上記ブ
ロック設定手段によって設定されたブロックに対応する
ビ・ノドパターンメモリ上のブロックのビットパターン
を上記選択手段によって選択された回路ブロックパター
ンに置換えるパターン置換手段8とを備えることによっ
て、手書きによって作成された上記ビットパターン中の
上記ブロック設定手段により設定されたブロックのパタ
ーンを上記辞書中の回路ブロックパターンによって置換
えるようにした。
〔作 用〕 イメージリーグなどの図面入力装置3から入力された手
書き図面はビットパターンメモリ1に記憶され、このメ
モリ1に記憶されているパターンはディスプレイ2の画
面に表示される。
この表示の例を第2図(a)に示してあり、Aは本発明
による置換処理が終了したプロ・ツク、Bはこれから本
発明による置換処理を行おうとするブロックである。
この置換処理を行おうとするブロックBは、例えばマウ
ス、ライトペン、キーボードあるいはタッチパネルなど
の画面上の座標の指定が可能な機器を含むブロック設定
手段4によって設定されるものであり、第2図(alに
示すように、回路ブロックパターン辞書中の回路ブロッ
クパターンに置換えるべき回路ブロックを包含するとと
もにこのブロックの辺を定める直線がその入出力線とす
べて交叉するように、画面上でブロックの頂点を指定す
ることによってブロックを生成させる。
周知のように、矩形の対角点のみの座標を指定すること
によってこの矩形ブロックを指定するように構成するこ
とができ、この第2図(a)の例では矩形のブロックB
がその対角点P、Qを指定することによって設定され、
そのブロックの領域は画面上で点線の枠あるいは反転表
示などによって示される。
このブロックBの各辺と交叉している入出力線の数は、
上記ブロック設定手段4によって設定された座標とビッ
トパターンメモリlに記憶されているビットパターンか
ら計数手段5によって計数され、第2図(a)図示の例
では、その左側の辺と交叉している入出力線が2本であ
り、また、右側の辺と交叉している入出力線が1本であ
る。
ここで、左側の辺、右側の辺、上側の辺および下側の辺
とそれぞれ交叉している入出力線の数を順次配列した指
標によってブロックを表すものとすれば、このブロック
Bは指標“2,1.O,O”で表されることになる。
第2図(b)は回路ブロックパターン辞書6が格納して
いる内容の例を示すものであり、上記のように、左側の
辺、右側の辺、上側の辺および下側の辺のそれぞれと交
叉している入出力線の数を指標として最右欄に示すよう
な回路ブロックパターンがそれぞれ格納されている。
上記のようにブロックBが設定されると、選択手段7は
上記回路ブロックパターン辞書6に上記入出力線の数を
示す指標“2,1.O,O”によってアクセスし、この
指標を有する回路ブロックパターンの最先のものを読出
してディスプレイ画面のこのブロックBの位置に表示す
る。
作業者はこの表示を確認してその表示されている回路ブ
ロックパターンが所要のものであれば確認手段9として
示した入力装置によってブロックBをこの回路ブロック
パターン辞書6から読出された回路ブロックパターンと
置換えるように指示を行い、パターン置換手段8はビッ
トパターンメモリ1内のこのブロックBに相当する部分
のビットパターンを辞書6から読出された回路ブロック
パターンで置換える。
この第2図(b)の回路ブロックパターン辞書6の例で
は、指標“2,1.0.0″には(3)〜(5)の3つ
の回路ブロックパターンが存在しており、これらの回路
ブロックパターンが順次読出されるものとすれば最初に
読出される回路ブロックパターンは(3)のアンド回路
であり、ブロックBにおけるアンド回路とは相違するの
で作業者は上記確認手段9などによって次の(4)の回
路ブロックパターンがディスプレイ2の画面上のブロッ
クBの位置に表示されるように指示するが、これによっ
て表示される(4)の回路ブロックパターンも所要のも
のと相違するので再び次の回路ブロックパターンを表示
するように指示を行うと、所要の(5)のオア回路の回
路ブロックパターンが表示されるので、前記の確認手段
9によって確認したことを指示すればブロックBはこの
オア回路のパターンによって置換えられる。
この回路ブロックパターンの置換えを行うためのブロッ
クパターン辞書からの同一の指標を有するブロックパタ
ーンの読出しの順序については、同一の回路ブロックパ
ターンを連続的に使用する場合あるいはこのように連続
的に使用する頻度が高い場合には、前回読出された回路
プロノクパタ−ンを優先的に読出す、いわゆる学習機能
を持たせることができ、効率的な置換えができる。
第2図(b)に示す回路ブロックパターン辞書6の(1
)および(2)の欄には、ブロックの左辺および右辺と
交叉する入出力線がそれぞれ1木であるダイオードおよ
びインバータの回路ブロックパターンが格納されており
、その指標は“1,1.O,O”であり、また、(nl
欄には、フリップ・フロップ回路の回路ブロックパター
ンが格納されているものとして示してあり、ディスプレ
イ2の画面上に設定されるブロックの左右の辺と交叉す
る人出力線はそれぞれ2本であり、また上下の辺と交叉
する入出力線はそれぞれ1本であるから、このフリップ
・フロップ回路の指標は“2,2,1.1”である。
これらの回路ブロックパターンについても、上述のブロ
ックBのオア回路の例と同様に、この指標に基づいて回
路ブロックパターンの置換えが可能なことは明らかであ
ろう。
このようにして手書き図面から入力されたビットパター
ン中の回路ブロックを置換えれば、これら回路ブロック
間を接続するための接続導線のパターンを修正すること
は容易であるから、ビットパターンメモリ1上に整った
回路パターンを得ることが極めて容易に実行される。
これによって得られたビットパターンメモリ1上の回路
パターンをプロセッサに取り込めば、回路の自動的な認
識を正確かつ迅速に行うことができる。
〔発明の効果〕
本発明によれば、手書き図面から入力されたビットパタ
ーン中の回路ブロックを予め用意されている整った回路
パターンに容易に置換えることができるので、製図され
たと同様な綺麗な図面を節単に得ることができるばかり
でなく、ビットパターンメモリに記憶されているビット
パターンをプロセッサに取り込むことによって自動的な
回路の修正を行ったり、あるいは回路配置の自動設計を
行うことができるという格別の効果を達成することがで
きる。
【図面の簡単な説明】
第1図は本発明の原理を示すブロック図、第2図(a)
、 (b)は本発明の詳細な説明するための図である。

Claims (1)

  1. 【特許請求の範囲】 ビットパターンを記憶するビットパターンメモリ(1)
    と、 このビットパターンメモリに記憶されているビットパタ
    ーンを表示するディスプレイ(2)と、図面入力装置(
    3)によって読取られたビットパターンが表示されてい
    るディスプレイ画面上に複数の直線で囲まれたブロック
    を設定するブロック設定手段(4)と、 このブロックの辺を定める上記複数の直線とそれぞれ交
    叉する入出力線の数を当該直線ごとに計数する計数手段
    (5)と、 上記ブロックの辺を定めるそれぞれの直線とこれに交叉
    する入出力線の数とに基づいて、予め用意されている回
    路ブロックパターン辞書(6)中から該当する回路ブロ
    ックパターンの候補を選択する選択手段(7)と、 上記ブロック設定手段によって設定されたブロックに対
    応するビットパターンメモリ上のブロックのビットパタ
    ーンを、上記選択手段によって選択された回路ブロック
    パターンに置換えるパターン置換手段(8)とを備え、 手書きによって作成された上記ビットパターン中の上記
    ブロック設定手段により設定されたブロックのパターン
    を上記辞書中の回路ブロックパターンによって置換える
    ようにしたことを特徴とする回路ブロックパターン入力
    方式。
JP62292167A 1987-11-20 1987-11-20 回路ブロックパターン入力装置 Expired - Fee Related JP2615091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292167A JP2615091B2 (ja) 1987-11-20 1987-11-20 回路ブロックパターン入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292167A JP2615091B2 (ja) 1987-11-20 1987-11-20 回路ブロックパターン入力装置

Publications (2)

Publication Number Publication Date
JPH01134685A true JPH01134685A (ja) 1989-05-26
JP2615091B2 JP2615091B2 (ja) 1997-05-28

Family

ID=17778420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292167A Expired - Fee Related JP2615091B2 (ja) 1987-11-20 1987-11-20 回路ブロックパターン入力装置

Country Status (1)

Country Link
JP (1) JP2615091B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334156U (ja) * 1989-08-10 1991-04-03
JP2007210690A (ja) * 2006-02-07 2007-08-23 Mitsubishi Electric Corp エレベータ用ガイドレール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154935A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Pattern recognizing system
JPS58161087A (ja) * 1982-03-19 1983-09-24 Fujitsu Ltd 単一ゲ−トセルシンボルの認識方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154935A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Pattern recognizing system
JPS58161087A (ja) * 1982-03-19 1983-09-24 Fujitsu Ltd 単一ゲ−トセルシンボルの認識方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334156U (ja) * 1989-08-10 1991-04-03
JP2007210690A (ja) * 2006-02-07 2007-08-23 Mitsubishi Electric Corp エレベータ用ガイドレール

Also Published As

Publication number Publication date
JP2615091B2 (ja) 1997-05-28

Similar Documents

Publication Publication Date Title
KR19980025852A (ko) 평면쓸기기법을 이용한 점객체용 명칭배치방법
EP1505545B1 (en) Function drawing in polar plan using a calculator
JPH06251007A (ja) 表データ入力装置
JPH01134685A (ja) 回路ブロックパターン入力装置
JPS6228828A (ja) 情報処理方法
JPH0772855B2 (ja) 情報処理方法
JPS6141418B2 (ja)
JPH06168019A (ja) Nc自動プログラミング装置
JPS6037004A (ja) プログラミング装置
JPH05233599A (ja) オンライン文字認識装置
JPS62254263A (ja) 表作成方式
JPH01161483A (ja) 文書編集装置
JPS62197882A (ja) 文章入力装置
JPH07121660A (ja) 手書き文字認識装置
JPS63184861A (ja) 文書作成編集装置
JPH0525141B2 (ja)
JPS62297969A (ja) 文書編集装置
JPH08221588A (ja) 図解作成方法
JPS6320681A (ja) 表作成処理方式
JPS62179047A (ja) 簡易言語処理装置
JPS6125241A (ja) 図形作成端末装置の表示・作図方法
JPS62107378A (ja) 図面デ−タ管理システム
JPS63213074A (ja) 機能設計図作成支援装置
JPS629483A (ja) 文字認識装置
JPS60130792A (ja) 自動罫線作描方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees