JPH01134272A - 欠陥判定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、プリント板の検査装置等に適用される基板配
線パターンの欠陥要素等を抽出かつ表示させるデジタル
画像データ入力装置に関し、被検査プリント板の欠け、
断線、短絡等の欠陥を画像処理しておこなう欠陥検出の
機能を高め、入力装置の信幀性を向上することを目的と
し、マトリックス配置された単位セルを形成するデジタ
ル画素情報をレジスタ回路に書込み、かつ該レジスタ回
路を走査して画素情報に含まれる画素欠陥をフリップフ
ロップより読み出して欠陥セルを表示する画像データ入
力装置において、カウンタと比較器を設けて、レジスタ
回路の単位走査毎、単位セルに含まれる画素欠陥数をカ
ウントしてその数が２”以上であれば、フリップフロッ
プを有効として欠陥有りの信号を出力せしめるように構
成する。

〔産業上の利用分野〕

プリント板の欠け、断線、配線回路間の短絡等の欠陥を
自動的に検出するため、各種のアルゴリズムを用いた画
像データ処理方法が開発されてぃる。

本発明は、かかる画像データ処理装置の入力回路におけ
る過剰検出抑止回路に関す。

〔従来の技術〕

第３図は従来の画像データの処理方法を示し、′　同図
（ａ）は単位セルの画素構成図である。

同図（ａ）において、入力画像の分解能を決める画素１
０は、例えば５×５のマトリックスに配列されて単位セ
ル２０が形成され、二次元面における画像データの処理
単位とされる。該処理単位の画像データに対する入力回
路図は、同図（ｂｌに示される。

同図伽）において、レジスタ回路３０は、画素１０に対
応して設けられた図示しない例えばＣＣＤ　（Ｃｈａｒ
ｇｅ−Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅｓ）素子を集積し
た光センサ素子よりのアナログ量を変換したデジタル化
画素出力を取り込み、対応するメモリ番地に記録せしめ
たデジタル画像情報の処理単位となる回路である。

レジスタ回路３０に記録された全画素情報は、走査手段
により、逐次、ＯＲ回路３１から取り出され、また取り
出された画素情報はフリップフロップＦＦ３２に入力さ
れる。更に、ＦＦ３２へ入力された画素情報は上位装置
ＣＰＵに送られて該セル２０の画素欠陥情報が表示され
るようになっている。

レジスタ回路３０の画素情報は、無欠陥であれば０“、
欠陥であれば”１”と表示される。

図中、クロックＣＬＫＣはレジスタ回路３０の一走査完
了毎、該ＦＦ３２をクリアーする信号である。

第４図（ａ）は複数並置されたレジスタ回路３５．３６
゜３７における各画素の欠陥情報の有無とその位置を示
すセルマツプである。

第４図山）は、レジスタ回路３５．３６．３７のセル走
査によって得られた各単位セル内での欠陥の有無表示が
されるようにした欠陥表示セルである。

〔発明が解決しようとする問題点〕

然しなから、かかる画像データ処理による配線パターン
断線等の欠陥検出内容についてみると、アルゴリズム上
では欠陥とされているにもかかわらず、実際には欠陥で
ないと云う過剰欠陥が表示されることである。

例えば、第４図（ａ）と同図（ｂ）を比較参照すれば、
単位セルの画素情報を記録するレジスタ回路３５では画
素欠陥が密集しており、これを実基板上の配線パターン
に対し検証してみると欠陥が認められるが、隣接するレ
ジスタ回路３６においては、実基板上の欠陥が認められ
ないに拘わらず、孤立する状態に在る画素欠陥のため欠
陥表示セルとして表示されていることである。

これは多分に、単位セル３６を構成する光センサ素子よ
りの出力変換（デジタル変換）時におけるノイズによる
ものと考えられるも、結果的には、欠陥表示となって甚
だ不都合である。

〔問題点を解決するための手段〕

マトリックス配置されたセル単位のデジタル画素情報を
対応するレジスタ回路に書込み、かつ、レジスタ回路を
走査して前記画素情報に含まれる欠陥情報をフリップフ
ロップより読出して欠陥セルの位置表示をおこなう画像
データ処理に当たり、　単位セルの画素情報に含まれる
孤立状態にある画素欠陥に対して、これを検出するカウ
ンタＣＮＴ、比較器ＣＭＰ％　ＡＮＤゲート素子２４か
らなる画素の過剰検出を抑止するようにした回路である
。

〔作用〕

入力画像データの単位セル走査完了毎に、画素欠陥数が
カウンタＣＮＴによりカウントされ、かつ該カウントデ
ータを比較器ＣＭＰによって例えば比較基準数”２”で
判別せしめ、その判別出力信号を、フリップフロップの
入力素子として設けたＡＮＤゲート素子に印加せしめて
、単位セルの画素欠陥情報をセルマツプ表示するもので
ある。

本発明の過剰検出抑止回路によれば、 第２図（ａ）に示される欠陥画素分布に対しては、同図
伽）の如き欠陥表示セルとして表示されるので、従来問
題とされた孤立する状態の欠陥セルに対する誤報が改善
されることとなり、プリント板の外観検査等の作業能率
が向上すると共に併せて検査装置の信頼性も向上するこ
とになる。

〔実施例〕

第１図は本発明の過剰検出抑止回路実施例図である。

従来の画像データ処理方法で説明した第３図（ａｌに示
される画像データ処理の最小分解能を定める画素１０に
対して、該画素をある歇単位にまとめて単位マトリック
スセル２０が形成された単位レジスタ回路３０において
、 該単位レジスタ回路３０の各メモリ番地に書込みされた
画素情報の走査に当たり、まずカウンタ２２内データを
クリア信号ＣＬＫＣによりクリアしておき、単位セルの
画素情報走査完了毎、カウンタ２２内の欠陥画素数を比
較器ＣＭＰ２３の端子Ａ側に入力する。比較器ＣＭＰ２
３は端子Ｂ側に入力セットされた基準数２と前記入力さ
れた欠陥画素数を比較するが、このとき、欠陥画素の入
力が０または１であれば、該比較器２３はローレベル信
号の出力となり、単位レジスタ回路３０の画素データは
ＡＮＤゲート素子２４によって阻止（無効）される、と
同時にフリップフロップ２５よりは欠陥無しの信号＃０
”が出力される。

又、単位セルの全画素情報走査完了時、比較器２３の入
力端子Ａ側に入力されたカウンタ２２内欠陥画素の入力
数が２以上であれば、該比較器ＣＭＰ２３の出力信号は
ハイレベルとなり単位レジスタ回路３０の画素データは
、ＡＮＤゲート素子２４を介してフリ７ブフロツプ２５
に出力される。該フリップフロップ２５からは欠陥画素
位置情報がＸアドレスとＹアドレスに分離されて出力さ
れるようになっている。

このようなカウンタ２２、比較器２３、及びＡＮＤゲー
ト素子２４からなる回路を設けることにより、単位セル
の画素情報として取り出された孤立状態の欠陥に対して
は無欠陥として弁別させることが出来る。

第２図（ａ）は第１図実施例回路の効果を説明する欠陥
画素分布マツプ例を示す。同図（ｂ）は欠陥表示セル中
）の状態図である。

尚、図中、メモリマツプ中における空白番地は欠陥無し
のｐｐ出力信号”０”の状態を示す。

〔発明の効果〕

以上説明したように本発明の過剰検出抑止回路によれば
、プリント基板の外観検査等に際して、従来、欠陥情報
の誤認が多く太刀画像データ処理の信顛性の点で問題が
あったが、これが改善されることになり検査効率が顕著
に向上する。

【図面の簡単な説明】

第１図は本発明の過剰検出抑止回路実施例図、第２図は
本発明回路実施例による欠陥画素分布図（ａ）とこれに
対応する欠陥表示セル図（ｂ）、第３図は従来の画像デ
ータ処理方法説明図、同図（ａ）は画素と単位セルの構
成図、同図（ｂｌは画像データ入力回路図、 第４図（ａ）は複数セルの欠陥画素分布状態図、同図中
）は（ａ）図の欠陥表示セル、 図中、１０は画素、　　　　２ｏは単位セル、２２はカ
ウンタＣＮＴ　、　２３は比較器ＣＭＰ　。 ２４はＡＮＤゲート素子、 ２５と３２はフリップフロップＦＦ。 ３０はレジスタ回路、３１はＯＲ回路、及び３５．３６
．３７は単位セル内欠陥画素分布例と矛１図 （し）図

Claims (1)

1. 【特許請求の範囲】 マトリックス配置されたデジタル入力画素情報を記憶す
   る単位セルのレジスタ回路（３０）を備え、レジスタ回
   路（３０）の単位走査手段によりセル画素情報をフリッ
   プフロップ（２５）より読み出して単位セルに対する欠
   陥の有無表示をおこなう画像データ入力装置において、 カウンタ（２２），比較器（２３），ＡＮＤゲート素子
   （２４）を設けて、単位セルのレジスタ回路（３０）走
   査毎にカウントされたセル内における入力画素の欠陥数
   が“２”以上であれば、欠陥有りの信号を取り出すこと
   を特徴とする過剰検出抑止回路。