JPH01133486A - 垂直同期回路 - Google Patents

垂直同期回路

Info

Publication number
JPH01133486A
JPH01133486A JP62292431A JP29243187A JPH01133486A JP H01133486 A JPH01133486 A JP H01133486A JP 62292431 A JP62292431 A JP 62292431A JP 29243187 A JP29243187 A JP 29243187A JP H01133486 A JPH01133486 A JP H01133486A
Authority
JP
Japan
Prior art keywords
signal
circuit
vertical
standard
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62292431A
Other languages
English (en)
Other versions
JPH0771257B2 (ja
Inventor
Hiromi Arai
新井 洋実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62292431A priority Critical patent/JPH0771257B2/ja
Publication of JPH01133486A publication Critical patent/JPH01133486A/ja
Publication of JPH0771257B2 publication Critical patent/JPH0771257B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、テレビジョン受像機に用いられるカウントダ
ウン方式の垂直同期回路に関するもので、特にVTR(
ビデオテーブレフーダ)の特殊再生時における再生画像
の垂直同期を正しく取るようにした垂直同期回路に関す
る。
(ロ)従来の技術 カウントダウン方式の垂直同期回路として第2図の如き
回路がある。第2図において、入力端子(1)からの複
合同期信号は、同期分離回路(2)で同期分離される。
同期分離された水平同期信号は、゛第1位相比較回路(
3)、VCO(電圧制御発振回路)(4)、分周回路(
5)及び水平出力回路(6)から成る水平AFC回路(
Z)に印加され、第1位相比較回路(3)で水平出力回
路(6)からのフライバックパルスと位相比較される。
そして、その位相差に応じた出力でV CO(4)が制
御され、前記vCO(4)の発振出力信号は、前記水平
同期信号に同期する。ここで、V CO(4)の発振周
波数を例えば32f、(ただし、f、は水平同期信号周
波数)とすると、分周口mas)は1/32分周又は1
716分周を行ない、1ノ32分周された周波数f14
の信号が水平出力回路(6)に印加され、又1/16分
周された周波数2f工の信号が第1D−FF(8)及び
垂直カウントダウン回路(9)にクロック信号として印
加される。前記垂直カウントダウン回路(9)は、縦続
接続された10段のT−FFから構成されており、分周
回路(5)からの周波数2fHの信号をクロック信号と
して前記10段のT−FFで分周し、その各々の分周出
力を出力するもので、第1出力信号−1は、リセットす
れてから次の垂直同期信号期間の8H目(Hは水平同期
信号の一周期で、8Hは前記クロック信号を16個カウ
ントした時のタイミング)にrH,レベルとなる信号、
及び第2出力信号φ、は、リセットされてから次の垂直
同期信号期間の224H目以降r H、レベルとなる信
号を示す、この状態で、262.5Hの放送局からの正
規の垂直同期信号が、同期分離回路(2)から発生する
と、前記垂直同期信号は、前記第2出力信号φ、が印加
されているアンドゲート(10)を介して第1R8−F
F(11)に印加され、第1R8−FF(11)をセッ
トする。すると、そのQ出力が’HJレベルとなり、第
1D−FF(8)のD入力がr H」レベルとなる。第
1D−FF(8)のC(クロック)端子には前記周波数
2fllの信号がクロック信号として印加されているの
で、前記クロック信号の立下がりに応じてそのQ出力が
rH,レベルとなる。その様子を第3図に示す。
第3図(イ)は前記クロック信号を示し、(ロ)は前記
垂直同期信号を示す、第3図(ロ)の如く前記垂直同期
信号の立上がりがクロック信号の立下がり261.5H
から262Hの立下がりの間にあるならば、クロック信
号の262Hの立下がりで、第1D−FF(8)のQ出
力はr H、レベルとなる。
すると、垂直カウントダウン回路(9)及び第1R5−
FF(11)がリセットされるとともに、垂直駆動パル
ス発生回路として動作する第2R8−FF(12)がセ
ットされ、そのQ出力は第3図(*)の如く「H,レベ
ルとなる。第1R5−FF(11)がリセットきれると
、そのQ出力がr L 、レベルとなり、第1D−FF
(8)のD入力がr L 、レベルとなる。そして、第
1D−FF(8)のQ出力は、第3図(ハ)の如<26
2.5Hのクロック信号の立下がりに応じてr L 、
レベルとなる。その為、垂直カウントダウン回路(9)
のリセットは解除され、再びカウント動作を始める。そ
して、クロック信号の8H目の立下がりに応じて第1出
力信号φ。
が第3図(ニ)の如く「H」レベルとなり、第2R8−
FF(12)をリセットするので、第2R3−FF (
12)のQ出力には第3図(ネ)の如き垂直駆動パルス
が得られ、垂直出力回路(13)を駆動する。
挙って、第2図の回路によれば垂直同期信号のタイミン
グを水平同期信号に応じたクロック信号に同期化させて
いるので、一定周期でかつ一定幅の垂直駆動パルスを得
ることが出来る。
尚、第2図の如(到来する垂直同期信号を水平同期信号
に応じたクロック信号に同期化させ垂直駆動パルスを得
るようにしている垂直同期回路は、例えば特開昭60−
89172号公報に記載されている。
(八)発明が解決しようとする問題点 ところで、VTRの通常再生時の映像信号中の垂直同期
信号は、放送局からのそれと等しく周期が262.5H
となっている。その為、前記映像信号は、第2図の垂直
同期回路を用いたテレビジョン受像機で正しく再生する
ことが出来る。ところが、VTRの特殊再生時(静止時
、早送り時)の映像信号中の垂直同期信号は、疑似垂直
同期信号と呼ばれ、VTR自身が作成し送り出している
ものであるため、その周期が必らずしも一定でなく正確
に262.5Hとならない場合がある。その様な疑似垂
直同期信号が第2図の垂直同期回路に印加されると垂直
駆動パルスと輝度信号との時間間隔が到来する疑似垂直
同期信号に応じて変動し、偶数フィールドと奇数フィー
ルドとで走査線が異なり、再生画面が二重写しに見えて
しまうという問題がある。その様子を第4図のタイミン
グチャートを用いて説明する。今、VTRの特殊再生時
で第4図(ロ)の如くその立上がりがクロック信号の2
60.5Hの立下がりから261Hの立下がりの間番こ
ある疑似垂直同期信号が到来したとすると、第4図(イ
)のクロック信号の261H目の立下がりに応じて第2
図の第1D−FF(8)のQ出力が第4図(ニ)の如く
なる。そして、第4図(ロ)の垂直同期信号の次の垂直
同期信号(第4図(ハ))の周期が一定とならず時間A
のずれを持ち、261Hの立下がりから261.5Hの
立下がりの間で立上がったとする。すると、第4図(八
)の信号に応じて前記第1D−FF(8)のQ出力は第
4図(*)の如くなり、第4図(ニ)の信号に対し時間
B(クロック信号の一周期)のずれを持ってしまう。時
間Bは時間Aに対して大となってしまう。つまり、26
1H目のクロック信号の立下がりを中心として疑似垂直
同期信号の立上がりが前後にわずかでもずれると、H/
20時間のずれが生じてしまう、そして、第4図(ニ)
及び(*)の信号に応じて垂直駆動パルスが発生すると
、前述の再生画面が二重写しになる問題が発生する。
(ニ)問題点を解決するための手段 本発明は上述の点に鑑み成されたもので、複合同期信号
を垂直同期信号及び水平向°期信号に同期分離する同期
分離回路と、該同期分離回路からの垂直同期信号を前記
水平同期信号に同期させる同期回路と、前記垂直同期信
号が所定周期であるか否かを判別する標準非標準判別回
路と、該標準非標準判別回路の出力制御、信号に応じて
前記垂直同期信号又は前記同期回路の出力信号を選択す
る信号選択回路とから成り、前記信号選択回路の出力信
号に応じて垂直駆動パルスを得るようにしたことを特徴
とする。
(ネ)作用 本発明に依れば、標準非標準判別回路が標準と判別した
ときは、水平同期信号に応じたクロック信号に同期化さ
れた垂直同期信号に応じて垂直駆動パルスを得るように
し、又非標準と判別したときは、垂直同期信号に応じて
垂直駆動パルスを得るようにしているので、VTRから
の疑似垂直同期信号の如く一周期毎に周期のずれがある
信号が来ても、前記ずれを拡大することなく最小限のず
れで垂直駆動パルスを得ることが出来る。
(へ)実施例 第1図は、本発明の一実施例を示す回路図で、(14)
は分周回路(5)からの周波数2fstの信号がクロッ
ク信号として印加きれ、垂直カウントダウン回路(9)
の第3出力信号φ1がp入力に印加される第2D−FF
(15)及び該第2D−FF(15)のQ出力と第1D
−FF(8)のQ出力との位相比較を行なう第2位相比
較回路(16)から成る標準非標準判別回路、及び(1
7)は第1D−FF(8)のQ出力と標準非標準判別回
路(14)の出力制御信号とが印加される第1アンドゲ
ート(18)と、第1R8−FF(11)のQ出力と前
記出力制御信号の反転信号とが印加される第2アンドゲ
ート(19)と、前記第1及び第2アンドゲート(18
)及び(19)の出力信号が印加されるオアゲート(2
0)とから成る信号選択回路である。
尚、第1図において第2図と同一の回路素子については
同一の符号を付し、その説明を省略する。
まず、周期が正確に262.5HであるVTRの通常再
生時や放送局からの垂直同期信号が印加された場合につ
いて説明する。第5図(ロ)の如くクロック信号(第5
図(イ))の261.5Hの立下がりから262Hの立
下がりの間に立上がる垂直同期信号が第1D−FF(8
)のD入力に印加されると、そのQ出力は第5図(ハ)
の如くなり、標準非標準判別回路(14)に印加される
ところで、第2D−FF(15)及び第2位相比較回路
(16)から成る標準非標準判別回路(14)は、垂直
同期信号の立上がりがクロック信号の261゜5Hの立
下がりから262Hの立下がりまでの間にあるか否かに
応じて、前記垂直同期信号を標準信号又は非標準信号と
判別するもので、その判別結果に応じて信号選択回路(
17)の状態を切換えている。その動作について説明す
る。垂直カウントダウン回路(9)がリセットされてか
ら261.5Hまでカウントが進むと、第3出力信号φ
、は第5図(ニ)の如<261.5H目でr H、レベ
ルとなり、第2D−FF(15)のD入力がr H、レ
ベルとなる。そして、第2D−FF(15)のC端子に
印加されるクロック信号の262Hの立下がりに応じて
、そのQ出力が第5図(*)の如く「H」レベルとなる
。そして、前記クロック信号の次の262.5H目の立
下がりでは、垂直カウントダウン回路(9)はすでにリ
セットされている為、第2D−FF(15)のD入力は
すでに「L」レベルとなっているので、そのQ出力は「
L」レベルに反転し、第5図〈*)に示すパルスが第2
位相比較回路(16)の一方の入力に印加される。第2
位相比較回路(16)の他方の入力には第1D−FF(
8)の第5図(ハ)に示すQ出力が印加されているので
、両信号の位相比較が行なわれる。そして、第5図(ハ
)及び(*)の信号の様に位相が一致している場合には
第2位相比較回路(16)から標準状態を示すr H、
レベルの制御信号が発生し、第1アンrゲート(18)
を導通状態とし、第2アンドゲート(19)を遮断状態
とする。その為、第5図(八)の信号(同期化垂直同期
信号)が第1アンドゲート(18)及びオアゲート(2
0)を介して垂直駆動パルス発生回路として働く第2R
8−FF(12)のセット入力に印加され、そのQ出力
は第5図(へ)の如く立上がる。そして、クロック信号
の8H目の立下がりに応じて第1出力信号4Iが第5図
(ト)の如くr H、レベルとなり、第2R8−FF(
12)をリセットするので、第2R3−FF(12)の
Q出力には第5図(へ)の如き垂直駆動パルスが得られ
垂直出力回路(13)を駆動する。
次にVTRの特殊再生時に発生する疑似垂直同期信号が
第1図の回路に印加きれた場合について説明する。前記
疑似垂直同期信号の周期は、一定でなく、その立上がり
が例えばクロック信号の261H目の立下がりを中心と
してその立上がりと立上がりが前後時間Aだけずれてい
たとする。第6図(ロ)の如くクロック信号(第6図(
イ))の260.5Hの立下がりから261Hの立下が
りの間に立上がる垂直同期信号が第1D−FF(8)の
D入力に印加されると、そのQ出力は第6図(ニ)の如
くなり、標準非標準判別回路(14)に印加諮れるとと
もに垂直カウントダウン回路(9)のリセット端子Rに
印加される。垂直カウントダウン回路(9)がクロック
信号の261H目の立下がりでリセットされると、本来
クロック信号の261.5H目の立下がりに応じて発生
する第3出力信号−8が発生出来ずr L Jレベルを
保つ。すると、第2D−FF(j5)のD入力が「L」
レベルとなり、そのQ出力は第6図(へ)の如く「L」
レベルのままである。その為、第2位相比較回路(16
)において第6図(=)の信号と第6図(へ)の信号と
の位相比較が行なわれると、その出力端には非標準状態
を示す「L」レベルの制御信号が発生し、第1アンドゲ
ート(18〉を遮断するとともに第2アンドゲート(1
9)を導通状態とする。この状態で、第6図(ロ)の垂
直同期信号と時間Aだけ周期が異なる第6図(ハ)に示
す垂直同期信号が到来したとすると、第6図(ハ)の前
記垂直同期信号に応じて第1D−FF(8)のQ出力に
発生する第6図(*)の信号は、前記第1アンドゲート
(18)を通過出来ず、第1R8−FF(11)のQ出
力が第2アンドゲート(19)及びオアゲート(20)
を介して第2R8−FF(12)のセット入力に印加さ
れる。前記第1R8−FF(11)のQ出力の立上がり
は、第6図(八)の垂直同期信号の立上がりに等しい。
その為、垂直駆動パルス発生回路として働く第2R8−
FF(12)のQ出力の立上がりも前記垂直同期信号の
立上がりに等しくなる。そして、垂直カウントダウン回
路(9)からの第1出力信号−1に応じて、第2R3−
FF (12)がリセットきれるので、垂直出力回路(
13)には第6図(チ)の如き垂直駆動パルスを得るこ
とが出来る。
さて、第6図(ト)は第6図(ロ)の垂直同期信号に応
じて発生する垂直駆動パルスを示す。第6図(ト)の信
号と第6図(ヂ)の信号とを比較した場合、その時間差
はAとなり、最初の周期のずれAと等しくなる。つまり
、第1図の回路においては到来する垂直同期信号が非標
準信号と判別された場合、到来する垂直同期信号のタイ
ミングで垂直駆動パルスを得るようにしているので、到
来する垂直同期信号間の周期のずれを拡大することなく
、元のずれを保たせたままで垂直駆動パルスを得ること
が出来る。その為、前記ずれによる悪影響を最小限に押
えることが出来、安定な周期を有する垂直駆動パルスを
得ることが出来′る。
(ト)発明の効果 以上述べた如く本発明に依ればVTRの特殊再生時の如
く周期が262.5H以外の疑似垂直同期信号が到来し
ている場合を非標準状態と判別し、前記疑似垂直同期信
号の立上がりに応じて垂直駆動パルスを得るようにして
いるので、前記疑似垂直同期信号の周期が一定でなく信
号毎に周期のずれがある場合も、前記ずれを拡大するこ
と無く、最小限のずれで垂直駆動パルスを得ることが出
来る。その為、偶数フィールドと奇数フィールドとの走
査線が同一となり、再生画面が二重写しに見えるなどの
問題が解消される。
又、本発明に依れば放送局からの垂直同期信号や、VT
Rの通常再生時の垂直同期信号の如く周期が262.5
Hの垂直同期信号が到来している場合を標準状態と判別
し、垂直同期信号をクロック信号に同期させ同期させた
垂直同期信号に応じて垂直駆動パルスを得るようにして
いるので、パルス幅及び周期が一定の垂直駆動パルスを
得ることが出来、安定な垂直同期を取ることが出来る。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す回路図、第2図は従
来の垂直同期回路を示す回路図、第3図(イ)乃至(*
)及び第4図(イ)乃至(*)は従来の垂直同期回路の
説明に供する為のタイミングチャート、第5図(イ)乃
至(ト)及び第6図(イ)乃至(チ)は第1図の説明に
供する為のタイミングチャードである。 (2)・・・同期分離回路、 (Z)・・・水平AFC
回路、(8)・・・第1D−FF、  (14)・・・
標準非標準判別回路、 (17)・・・信号切換回路。

Claims (1)

    【特許請求の範囲】
  1. (1)複合同期信号を垂直同期信号及び水平同期信号に
    同期分離する同期分離回路と、該同期分離回路からの垂
    直同期信号を前記水平同期信号に同期させる同期回路と
    、前記垂直同期信号が所定周期であるか否かを判別する
    標準非標準判別回路と、該標準非標準判別回路の出力制
    御信号に応じて前記垂直同期信号又は前記同期回路の出
    力信号を選択する信号選択回路とから成り、前記信号選
    択回路の出力信号に応じて垂直駆動パルスを得るように
    したことを特徴とする垂直同期回路。
JP62292431A 1987-11-19 1987-11-19 垂直同期回路 Expired - Lifetime JPH0771257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292431A JPH0771257B2 (ja) 1987-11-19 1987-11-19 垂直同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292431A JPH0771257B2 (ja) 1987-11-19 1987-11-19 垂直同期回路

Publications (2)

Publication Number Publication Date
JPH01133486A true JPH01133486A (ja) 1989-05-25
JPH0771257B2 JPH0771257B2 (ja) 1995-07-31

Family

ID=17781701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292431A Expired - Lifetime JPH0771257B2 (ja) 1987-11-19 1987-11-19 垂直同期回路

Country Status (1)

Country Link
JP (1) JPH0771257B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501287A1 (en) * 2002-05-02 2005-01-26 Sony Corporation Video signal processing device and method, recording medium, and program

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191970A (ja) * 1983-12-14 1984-10-31 Hitachi Ltd 受像機
JPS60126972A (ja) * 1983-12-14 1985-07-06 Hitachi Micro Comput Eng Ltd テレビジヨン受像機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191970A (ja) * 1983-12-14 1984-10-31 Hitachi Ltd 受像機
JPS60126972A (ja) * 1983-12-14 1985-07-06 Hitachi Micro Comput Eng Ltd テレビジヨン受像機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501287A1 (en) * 2002-05-02 2005-01-26 Sony Corporation Video signal processing device and method, recording medium, and program
EP1501287A4 (en) * 2002-05-02 2005-11-23 Sony Corp DEVICE AND METHOD FOR PROCESSING VIDEO SIGNALS, RECORDING MEDIUM, AND PROGRAM
US7092034B2 (en) 2002-05-02 2006-08-15 Sony Corporation Video signal processing device and method, recording medium, and program

Also Published As

Publication number Publication date
JPH0771257B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US4688082A (en) Multi-system television receiver
EP0297847B1 (en) Television synchronising apparatus
US4024572A (en) PAL alternate line color phase detector
US4897723A (en) Circuitry for and method of generating vertical drive pulse in video signal receiver
KR930005185B1 (ko) 동기 주파수 자동 조절장치
JPH01133486A (ja) 垂直同期回路
JPH0795444A (ja) 垂直同期回路
JPH0793709B2 (ja) テレビジョン受像機
GB2095509A (en) Circuit arrangement for the control of vertical deflection in a television device
JPS6410992B2 (ja)
JPH01133487A (ja) 垂直同期回路
GB2050730A (en) Television horizontal oscillator synchronizing phase detector
JP3547889B2 (ja) 複合映像信号処理ic用垂直同期信号再生回路
JPH0134511B2 (ja)
US4009487A (en) Blanking generator for PAL sync signals
JPH0119492Y2 (ja)
JPH0523018Y2 (ja)
JPS6257155B2 (ja)
JPH0628382B2 (ja) 垂直同期信号作成回路
JP3519878B2 (ja) 垂直同期動作の制御回路
JP4008108B2 (ja) 同期信号処理回路
JPH08191429A (ja) 垂直同期処理装置
JPH01132284A (ja) 画像メモリ制御装置
JPH07322089A (ja) 垂直同期信号検出再生回路
JPH02165779A (ja) 水平afc回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 13