JPH0113230B2 - - Google Patents

Info

Publication number
JPH0113230B2
JPH0113230B2 JP55160230A JP16023080A JPH0113230B2 JP H0113230 B2 JPH0113230 B2 JP H0113230B2 JP 55160230 A JP55160230 A JP 55160230A JP 16023080 A JP16023080 A JP 16023080A JP H0113230 B2 JPH0113230 B2 JP H0113230B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
forming
gate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55160230A
Other languages
Japanese (ja)
Other versions
JPS5784164A (en
Inventor
Hiroshi Momose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP55160230A priority Critical patent/JPS5784164A/en
Publication of JPS5784164A publication Critical patent/JPS5784164A/en
Publication of JPH0113230B2 publication Critical patent/JPH0113230B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特に相
補型MOSトランジスタおよび2重ゲートMOSト
ランジスタを同一チツプ上に構成する集積回路の
製造に用いて好適な半導体装置の製造方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and in particular, a method of manufacturing a semiconductor device suitable for use in manufacturing an integrated circuit in which complementary MOS transistors and double-gate MOS transistors are configured on the same chip. Regarding.

現在、PチヤンネルMOS形トランジスタと、
NチヤンネルMOS形トランジスタとよりなる相
補形トランジスタ(CMOS)ICは、低消費電力
であること、さらにノイズマージンが大きいとい
う利点から、EPROM・IC(コントロールゲート
およびフローテイングゲートを有する二重ゲート
MOSトランジスタ;SAMOS構造)の周辺回路
として用いることは大変重要である。
Currently, P-channel MOS transistors and
Complementary transistor (CMOS) ICs, which consist of N-channel MOS transistors, have the advantages of low power consumption and large noise margins.
It is very important to use it as a peripheral circuit for MOS transistors (SAMOS structure).

しかし、CMOS/EPROMからなる製造工程
は、CMOS・ICがPチヤンネルMOS形トランジ
スタと、Nチヤンネルトランジスタより構成され
ることに加えてEPROMの工程が入ることから、
MOS形ICの中で最も複雑なものとなつている。
特に、CMOS・ICのPチヤンネルトランジスタ
およびCMOS・ICのNチヤンネルトランジスタ、
EPROMのNチヤンネルトランジスタのソース・
ドレイン領域を写真蝕刻PEP工程を用いてエツ
チングあるいは不純物拡散しなければならず、予
期しないマスクレジストのピンホールあるいはマ
スク合せ誤差の頻出する確率が高くなり、
CMOS/EPROMの複合構造の製造上その特性を
劣化せしめ、製品の歩留りを低下させる要因とな
つている。
However, the manufacturing process for CMOS/EPROM requires an EPROM process in addition to the fact that the CMOS/IC is composed of a P-channel MOS transistor and an N-channel transistor.
It is the most complex of all MOS ICs.
In particular, CMOS/IC P-channel transistors and CMOS/IC N-channel transistors,
EPROM N-channel transistor source
The drain region must be etched or doped using a photolithographic PEP process, increasing the probability of unexpected mask resist pinholes or mask alignment errors.
This degrades the characteristics of CMOS/EPROM composite structures during manufacture, and is a factor that reduces product yields.

以下、第1図A〜Eを参照して従来の製造方法
を説明する。一方導電型半導体基板、たとえばP
形シリコン基板1に3つの電界効果トランジス
タ、たとえばCMOSトランジスタ2および
SAMOSトランジスタ3を同一チツプ上に形成す
る製法を説明する。基板1のCMOSトランジス
タ2形成領域のPチヤンネルMOS形トランジス
タ領域4にn型のウエル領域5を形成する。その
後、基板1の表面にフイールド酸化膜6を成長さ
せ、この各酸化膜6間の基板1の表面に薄く、た
とえば厚さ700Å〜1000Åのゲート用酸化膜7を
形成する。次に、酸化膜6,7上に不純物含有
層、たとえば厚さ3500〜4500Åの多結晶シリコン
膜8を形成する。なおこの膜8には、n形不純物
として例えば「リン」が通常の拡散法によりドー
プされている。また、多結晶シリコンの代わりに
モリブデンシリサイドあるいはタングステンシリ
サイドを使用してもよい。
Hereinafter, a conventional manufacturing method will be explained with reference to FIGS. 1A to 1E. On the other hand, a conductive type semiconductor substrate, for example, P
Three field effect transistors, for example a CMOS transistor 2 and
A manufacturing method for forming SAMOS transistors 3 on the same chip will be explained. An n-type well region 5 is formed in the P-channel MOS type transistor region 4 of the CMOS transistor 2 formation region of the substrate 1. Thereafter, a field oxide film 6 is grown on the surface of the substrate 1, and a thin gate oxide film 7 having a thickness of, for example, 700 Å to 1000 Å is formed on the surface of the substrate 1 between the oxide films 6. Next, an impurity-containing layer, for example a polycrystalline silicon film 8 having a thickness of 3500 to 4500 Å, is formed on the oxide films 6 and 7. Note that this film 8 is doped with, for example, "phosphorus" as an n-type impurity by a normal diffusion method. Further, molybdenum silicide or tungsten silicide may be used instead of polycrystalline silicon.

その後、多結晶シリコン層8上に厚さ約700〜
1500Åの酸化膜9を成長させ、さらにこの酸化膜
9上に不純物含有層、たとえば3500〜4500Åの多
結晶シリコン膜10を形成する。この場合にも多
結晶シリコンの代わりにモリブデンシリサイド、
タングステンシリサイドを上記同様に用いてもよ
い。次に、この多結晶シリコン膜10上にも厚さ
約500〜1000Åの酸化膜11を形成する。次に、
ホトリソグラフイー技術により、SAMOSトラン
ジスタ領域3の2重ゲート形成予定領域にレジス
トマスク12を第1図Aのように形成する。そし
て、このマスク12を用いて酸化膜9まで選択エ
ツチングすることにより、マスク12の下に酸化
膜9、多結晶シリコン膜10および酸化膜11の
三層からなるSAMOSトランジスタのコントロー
ルゲート構造を第11図Bのようにパターン形成
する。さらに、CMOSトランジスタ形成領域2
のPチヤンネル、nチヤンネルの各ゲート部にレ
ジストマスク13,14を第1図B図のように形
成する。このマスク13,14および上記パター
ン形成された酸化膜11をマスクとして多結晶シ
リコン膜8を選択エツチングし、さらにマスク1
3,14を除去した後に、PチヤンネルMOSト
ランジスタ形成領域の表面にレジストマスク15
を形成し、その後、基板1内表面のnチヤンネル
MOSトランジスタのソース・ドレイン領域16,
17,18,19にたとえばAsをイオン注入法
で注入して、各ソース・ドレインを第1図Cのよ
うに形成する。そして、レジストマスク15を選
択的にエツチング除去したのち、nチヤンネル
MOSトランジスタ形成領域の表面にレジストマ
スク20を形成して、PチヤンネルMOSトラン
ジスタ形成領域のソース・ドレイン領域に不純
物、たとえばホウ素イオン注入して第1図Eのよ
うにソース・ドレイン21,22を形成し、この
後レジストマスク20を除去して、CMOS―
SAMOS複合構造のICを製造していた。
After that, on the polycrystalline silicon layer 8, a layer with a thickness of about 700 ~
An oxide film 9 with a thickness of 1500 Å is grown, and an impurity-containing layer, for example, a polycrystalline silicon film 10 with a thickness of 3500 to 4500 Å, is formed on this oxide film 9. In this case as well, molybdenum silicide is used instead of polycrystalline silicon.
Tungsten silicide may also be used in the same manner as above. Next, an oxide film 11 having a thickness of about 500 to 1000 Å is also formed on this polycrystalline silicon film 10. next,
As shown in FIG. 1A, a resist mask 12 is formed in the area where the double gate is to be formed in the SAMOS transistor region 3 by photolithography. Then, by selectively etching up to the oxide film 9 using this mask 12, a control gate structure of a SAMOS transistor consisting of three layers of the oxide film 9, the polycrystalline silicon film 10, and the oxide film 11 is formed under the mask 12. Form a pattern as shown in Figure B. Furthermore, CMOS transistor formation region 2
Resist masks 13 and 14 are formed on each gate portion of the P channel and the N channel as shown in FIG. 1B. Using these masks 13 and 14 and the patterned oxide film 11 as masks, the polycrystalline silicon film 8 is selectively etched.
3 and 14, a resist mask 15 is placed on the surface of the P-channel MOS transistor formation region.
, and then an n-channel on the inner surface of the substrate 1.
MOS transistor source/drain region 16,
For example, As is implanted into 17, 18, and 19 by ion implantation to form each source and drain as shown in FIG. 1C. After selectively etching away the resist mask 15, the n-channel
A resist mask 20 is formed on the surface of the MOS transistor formation region, and impurities, such as boron ions, are implanted into the source and drain regions of the P-channel MOS transistor formation region to form source and drain 21 and 22 as shown in FIG. 1E. After that, the resist mask 20 is removed and the CMOS-
They were manufacturing ICs with SAMOS composite structure.

しかしこの従来の製法では、歩留りや特性の所
望値を得るのに1回でも工程の少ない製法が要求
されていた。
However, this conventional manufacturing method requires a manufacturing method with as few steps as possible to obtain the desired yield and properties.

本発明は上記点に鑑みてなされたもので、上記
従来の製造方法よりもマスク工程を1回少なくす
ることにより、工程の簡略化は勿論、マスク合せ
の際のずれ不良を少なくし、歩留りの向上を計つ
た半導体装置の製造方法を提供するものである。
The present invention has been made in view of the above points, and by reducing the number of mask steps by one compared to the conventional manufacturing method described above, it not only simplifies the process, but also reduces misalignment during mask alignment and improves yield. The present invention provides an improved method of manufacturing a semiconductor device.

すなわち、同一半導体基板に絶縁ゲート電界効
果トランジスタとこのトランジスタと逆導電型チ
ヤネルでフローテイングゲートおよびコントロー
ルゲートを有する二重ゲート電界効果トランジス
タとを形成する半導体装置の製造方法において、
一方導電型半導体基板に他方導電型のウエル領域
およびフイールド絶縁層を選択的に形成する工程
と、上記フイールド絶縁層で分離された素子領域
の基板表面上にゲート絶縁膜としての第1の絶縁
層を形成する工程と、この基板の全面に上記各ト
ランジスタのゲート電極あるいはフローテイング
ゲートとなる第1の導電層を形成する工程と、こ
の第1の導電層上に第2の絶縁層、上記二重ゲー
ト電界効果トランジスタのコントロールゲートと
なる第2の導電層、および第3の絶縁層を順次形
成する工程と、上記二重ゲート電界効果トランジ
スタのゲート構造形成予定位置に対応する上記第
3の絶縁層上に写真蝕刻用の第1のマスクを形成
する工程と、この第1のマスクにより上記第3の
絶縁層、上記第2の導電層および上記第2の絶縁
層を選択的に除去することにより上記二重ゲート
電界効果トランジスタのコントロールゲートを形
成する工程と、上記絶縁ゲート電界効果トランジ
スタの形成予定位置に対応する上記第1の導電層
上に写真蝕刻用の第2のマスクを形成する工程
と、この第2のマスクおよび残存された上記第3
の絶縁層をマスクとして上記第1の導電層を選択
的に除去することにより上記二重ゲート電界効果
トランジスタのフローテイングゲートを形成する
工程と、上記絶縁ゲート電界効果トランジスタの
形成予定位置に残存された上記第1の導電層およ
び上記二重ゲート電界効果トランジスタのゲート
構造をマスクとして不純物のイオン注入を行なつ
て上記二重ゲート電界効果トランジスタのソー
ス、ドレイン領域を形成する工程と、上記絶縁ゲ
ート電界効果トランジスタのゲート構造形成予定
位置に対応する上記第1の導電層上および二重ゲ
ート電界効果トランジスタの形成位置上に写真蝕
刻用の第3のマスクを形成する工程と、この第3
のマスクにより上記第1の導電層を選択的に除去
して上記絶縁ゲート電界効果トランジスタのゲー
ト電極を形成する工程と、上記第3のマスクを用
いて不純物のイオン注入を行なつて上記絶縁ゲー
ト電界効果トランジスタのソース、ドレイン領域
を形成する工程とを具備する半導体装置の製造方
法を提供するものである。
That is, in a method for manufacturing a semiconductor device in which an insulated gate field effect transistor and a double gate field effect transistor having a floating gate and a control gate in channels of opposite conductivity type are formed on the same semiconductor substrate,
A step of selectively forming a well region and a field insulating layer of one conductivity type on a semiconductor substrate of the other conductivity type, and forming a first insulating layer as a gate insulating film on the substrate surface of the element region separated by the field insulating layer. A step of forming a first conductive layer to serve as a gate electrode or a floating gate of each of the transistors on the entire surface of the substrate, a second insulating layer on the first conductive layer, and a step of forming a first conductive layer on the entire surface of the substrate. a step of sequentially forming a second conductive layer and a third insulating layer to serve as a control gate of the double-gate field-effect transistor; and a step of forming the third insulating layer corresponding to a position where the gate structure of the double-gate field-effect transistor is planned to be formed. forming a first mask for photolithography on the layer, and selectively removing the third insulating layer, the second conductive layer, and the second insulating layer using the first mask; forming a control gate of the double gate field effect transistor, and forming a second mask for photolithography on the first conductive layer corresponding to a position where the insulated gate field effect transistor is to be formed. and this second mask and the remaining third mask.
forming a floating gate of the double gate field effect transistor by selectively removing the first conductive layer using the insulating layer as a mask; forming source and drain regions of the double gate field effect transistor by implanting impurity ions using the first conductive layer and the gate structure of the double gate field effect transistor as masks; forming a third mask for photolithography on the first conductive layer corresponding to the planned formation position of the gate structure of the field effect transistor and on the formation position of the double gate field effect transistor;
selectively removing the first conductive layer using a mask to form a gate electrode of the insulated gate field effect transistor; and implanting impurity ions using the third mask to form the gate electrode of the insulated gate field effect transistor. The present invention provides a method for manufacturing a semiconductor device, which includes a step of forming source and drain regions of a field effect transistor.

そして、上記二重ゲート電界効果トランジスタ
のソース、ドレイン領域の形成時に上記絶縁ゲー
ト電界効果トランジスタの形成予定位置上に残存
されている第1の導電層をマスクとして利用する
こと、および第3のマスクを上記残存されている
第1の導電層のエツチングと絶縁ゲート電界効果
トランジスタのソース、ドレイン領域の形成用に
共用することを特徴としている。
and using a first conductive layer remaining on a planned formation position of the insulated gate field effect transistor as a mask when forming the source and drain regions of the double gate field effect transistor, and a third mask. It is characterized in that it is used for etching the remaining first conductive layer and for forming the source and drain regions of the insulated gate field effect transistor.

以下、本発明の一実施例について第2図A〜E
を参照して説明する。なお、第2図AおよびEの
工程は前述した従来の第1図AおよびEと同一で
あるのでその説明は省略し、従来と異なる第2図
B,C,Dの工程についてのみ詳細に説明する。
また、第1図と同一部分には同一符号を付して説
明する。
Hereinafter, one embodiment of the present invention will be described in FIGS. 2A to 2E.
Explain with reference to. Note that the steps in FIG. 2 A and E are the same as those in the conventional FIG. 1 A and E described above, so their explanation will be omitted, and only the steps in FIG. 2 B, C, and D, which are different from the conventional one, will be explained in detail. do.
Further, the same parts as those in FIG. 1 will be described with the same reference numerals.

まず、第2図Aに示すように第1図Aと同同様
な工程を行い、しかるのち第2図Bに示すよう
に、レジストマスク(第1のマスク)12を用い
て酸化膜9までのエツチンング除去を行う工程ま
では従来と同一である。その後、一方のチヤンネ
ルのMOSトランジスタのソース・ドレイン領域
を先に形成する。これを第1図と同様にnチヤン
ネルMOSトランジスタとすると、このトランジ
スタのゲート構造を形成するためのレジストマス
ク14を形成する際に、同時に他方チヤンネルで
あるPチヤンネルMOSトランジスタの領域被覆
用のレジストマスク(第2のマスク)30を形成
する。その後、露出している多結晶シリコン膜8
をエツチング除去して第2図Cのように形成す
る。その後、マスク14,30を除去し、nチヤ
ンネルMOSトランジスタのソース・ドレイン領
域16,17,18,19に不純物、たとえば
Asをイオン注入して各ソース・ドレインを形成
する。この状態で、CMOSトランジスタ2の一
方のnチヤンネルMOSトランジスタおよび
SAMOSトランジスタ3が形成されたことにな
る。
First, as shown in FIG. 2A, the same process as in FIG. 1A is performed, and then, as shown in FIG. The process up to the etching removal process is the same as the conventional method. After that, the source and drain regions of the MOS transistor of one channel are formed first. If this is made into an n-channel MOS transistor as shown in FIG. 1, when forming the resist mask 14 for forming the gate structure of this transistor, at the same time a resist mask 14 for covering the region of the other channel, the p-channel MOS transistor, is used. (Second mask) 30 is formed. After that, the exposed polycrystalline silicon film 8
is removed by etching to form a structure as shown in FIG. 2C. Thereafter, the masks 14 and 30 are removed, and impurities, such as
Each source and drain is formed by ion implantation of As . In this state, one n-channel MOS transistor of CMOS transistor 2 and
This means that SAMOS transistor 3 has been formed.

次に、他のチヤンネル、つまりPチヤンネル
MOS構造の形成である。この工程も同様に、第
2図Dに示すようにPチヤンネルMOSトランジ
スタのゲート形成用のレジストマスク31の形成
時にnチヤンネルMOSトランジスタの領域被覆
用のレジストマスク20を形成する。そして、こ
れらマスク(第3のマスク)31,20を用いて
多結晶シリコン膜8を選択エツチングすることに
よりゲート電極を形成する。その後、マスク3
1,20をそのまま残した状態で、ウエル領域5
内のソース・ドレイン領域21,22に不純物、
たとえばホウ酸をイオン注入して各ソース・ドレ
インを形成する。このようにして、基板1にPチ
ヤンネルMOSトランジスタとnチヤンネルMOS
トランジスタを形成する。この後、マスク31,
20を除去することにより第2図Eに示すように
第1図Eと同様な構造に形成できる。
Next, the other channel, i.e. the P channel
This is the formation of a MOS structure. Similarly, in this step, as shown in FIG. 2D, a resist mask 20 for covering the region of the N-channel MOS transistor is formed at the time of forming the resist mask 31 for forming the gate of the P-channel MOS transistor. Then, by selectively etching the polycrystalline silicon film 8 using these masks (third masks) 31 and 20, a gate electrode is formed. Then mask 3
Well area 5 with 1 and 20 left as they are.
Impurities are added to the source/drain regions 21 and 22 within the
For example, each source/drain is formed by ion implantation of boric acid. In this way, a P-channel MOS transistor and an N-channel MOS transistor are placed on the substrate 1.
Form a transistor. After this, the mask 31,
By removing 20, a structure similar to that shown in FIG. 1E can be formed as shown in FIG. 2E.

以上説明したように本発明方法によれば、マス
ク工程を1回減らすことができるため、製造工程
の簡略化は勿論、マスク合せの際のずれ不良を少
なくすることができ、歩留りの良い半導体装置の
製造方法を得ることができる。
As explained above, according to the method of the present invention, the number of mask steps can be reduced by one, which not only simplifies the manufacturing process but also reduces misalignment defects during mask alignment, resulting in semiconductor devices with high yield. A manufacturing method can be obtained.

なお、上記実施例では、本発明をCMOS構造
とSAMOS構造の複合構造集積回路に適用した場
合を例にとつて説明したが、SAMOSトランジス
タと同一導電型のMOSトランジスタの形成には
特別な配慮を払う必要はなく、SAMOSトランジ
スタの製造工程の一部の工程で行なえるため、上
記SAMOSトランジスタと同一導電型のMOSト
ランジスタが存在するか否かは、本発明の本質
(特徴)には直接的には関係がない。従つて、同
一半導体装置にMOSトランジスタとこのトラン
ジスタとは逆導電型チヤネルのSAMOSトランジ
スタとを形成する場合にも適用できることは説明
するまでもないことである。
In the above embodiment, the present invention is applied to an integrated circuit with a composite structure of a CMOS structure and a SAMOS structure. However, special consideration should be given to the formation of a MOS transistor of the same conductivity type as a SAMOS transistor. There is no need to pay for this, and it can be done in a part of the SAMOS transistor manufacturing process. Therefore, whether or not there is a MOS transistor of the same conductivity type as the SAMOS transistor described above has no direct bearing on the essence (features) of the present invention. is irrelevant. Therefore, it goes without saying that the present invention can also be applied to the case where a MOS transistor and a SAMOS transistor with a channel of the opposite conductivity type are formed in the same semiconductor device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A〜Eは従来の製法を説明するための工
程別素子断面図、第2図A〜Eは本発明方法を
CMOS―SAMOS複合構造IC製造方法に適用した
実施例を説明するための工程別素子断面図であ
る。 1……基板、2……CMOSトランジスタ、3
……SAMOSトランジスタ、6,7,9,11…
…酸化膜、8,10……多結晶シリコン膜、3
0,14,31,20……レジストマスク、2
1,22,16,17,18,19……ソース・
ドレイン領域。
FIGS. 1A to 1E are cross-sectional views of elements by process to explain the conventional manufacturing method, and FIGS.
FIG. 3 is a cross-sectional view of an element by process for explaining an example applied to a CMOS-SAMOS composite structure IC manufacturing method. 1...Substrate, 2...CMOS transistor, 3
...SAMOS transistor, 6, 7, 9, 11...
...Oxide film, 8,10...Polycrystalline silicon film, 3
0, 14, 31, 20...Resist mask, 2
1, 22, 16, 17, 18, 19... Source
drain area.

Claims (1)

【特許請求の範囲】 1 同一半導体基板に絶縁ゲート電界効果トラン
ジスタとこのトランジスタと逆導電型チヤネルで
フローテイングゲートおよびコントロールゲート
を有する二重ゲート電界効果トランジスタとを形
成する半導体装置の製造方法において、一方導電
型半導体基板に他方導電型のウエル領域およびフ
イールド絶縁層を選択的に形成する工程と、上記
フイールド絶縁層で分離された素子領域の基板表
面上にゲート絶縁膜としての第1の絶縁層を形成
する工程と、この基板の全面に上記各トランジス
タのゲート電極あるいはフローテイングゲートと
なる第1の導電層を形成する工程と、この第1の
導電層上に第2の絶縁層、上記二重ゲート電界効
果トランジスタのコントロールゲートとなる第2
の導電層、および第3の絶縁層を順次形成する工
程と、上記二重ゲート電界効果トランジスタのゲ
ート構造形成予定位置に対応する上記第3の絶縁
層上に写真蝕刻用の第1のマスクを形成する工程
と、この第1のマスクにより上記第3の絶縁層、
上記第2の導電層および上記第2の絶縁層を選択
的に除去することにより上記二重ゲート電界効果
トランジスタのコントロールゲートを形成する工
程と、上記絶縁ゲート電界効果トランジスタの形
成予定位置に対応する上記第1の導電層上に写真
蝕刻用の第2のマスクを形成する工程と、この第
2のマスクおよび残存された上記第3の絶縁層を
マスクとして上記第1の導電層を選択的に除去す
ることにより上記二重ゲート電界効果トランジス
タのフローテイングゲートを形成する工程と、上
記絶縁ゲート電界効果トランジスタの形成予定位
置に残存された上記第1の導電層および上記二重
ゲート電界効果トランジスタのゲート構造部をマ
スクとして不純物のイオン注入を行なつて上記二
重ゲート電界効果トランジスタのソース、ドレイ
ン領域を形成する工程と、上記絶縁ゲート電界効
果トランジスタのゲート構造形成予定位置に対応
する上記第1の導電層上および二重ゲート電界効
果トランジスタの形成位置上に写真蝕刻用の第3
のマスクを形成する工程と、この第3のマスクに
より上記第1の導電層を選択的に除去して上記絶
縁ゲート電界効果トランジスタのゲート電極を形
成する工程と、上記第3のマスクを用いて不純物
のイオン注入を行なつて上記絶縁ゲート電界効果
トランジスタのソース、ドレイン領域を形成する
工程とを具備することを特徴とする半導体装置の
製造方法。 2 前記第1、第2の導電層はそれぞれ、不純物
がドープされた多結晶シリコン、モリブデンシリ
サイド、あるいはタングステンシリサイドから成
ることを特徴とする特許請求の範囲第1項記載の
半導体装置の製造方法。
[Scope of Claims] 1. A method for manufacturing a semiconductor device in which an insulated gate field effect transistor and a double gate field effect transistor having a floating gate and a control gate in opposite conductivity type channels are formed on the same semiconductor substrate, A step of selectively forming a well region and a field insulating layer of one conductivity type on a semiconductor substrate of the other conductivity type, and forming a first insulating layer as a gate insulating film on the substrate surface of the element region separated by the field insulating layer. A step of forming a first conductive layer to serve as a gate electrode or a floating gate of each of the transistors on the entire surface of the substrate, a second insulating layer on the first conductive layer, and a step of forming a first conductive layer on the entire surface of the substrate. The second gate serves as the control gate of the heavy gate field effect transistor.
a conductive layer and a third insulating layer, and forming a first mask for photolithography on the third insulating layer corresponding to the position where the gate structure of the double gate field effect transistor is to be formed. The step of forming the third insulating layer and the first mask,
forming a control gate of the double gate field effect transistor by selectively removing the second conductive layer and the second insulating layer, and corresponding to a planned formation position of the insulated gate field effect transistor; forming a second mask for photolithography on the first conductive layer, and selectively removing the first conductive layer using the second mask and the remaining third insulating layer as masks; forming a floating gate of the double gate field effect transistor by removing the first conductive layer remaining at the intended formation position of the insulated gate field effect transistor and the second conductive layer of the double gate field effect transistor; forming the source and drain regions of the double gate field effect transistor by implanting impurity ions using the gate structure as a mask; A third layer for photolithography is formed on the conductive layer and on the formation location of the double gate field effect transistor.
forming a mask, selectively removing the first conductive layer using the third mask to form a gate electrode of the insulated gate field effect transistor, and using the third mask. 1. A method of manufacturing a semiconductor device, comprising the step of implanting impurity ions to form source and drain regions of the insulated gate field effect transistor. 2. The method of manufacturing a semiconductor device according to claim 1, wherein each of the first and second conductive layers is made of impurity-doped polycrystalline silicon, molybdenum silicide, or tungsten silicide.
JP55160230A 1980-11-14 1980-11-14 Manufacture of semiconductor device Granted JPS5784164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55160230A JPS5784164A (en) 1980-11-14 1980-11-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55160230A JPS5784164A (en) 1980-11-14 1980-11-14 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5784164A JPS5784164A (en) 1982-05-26
JPH0113230B2 true JPH0113230B2 (en) 1989-03-03

Family

ID=15710511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55160230A Granted JPS5784164A (en) 1980-11-14 1980-11-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5784164A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974677A (en) * 1982-10-22 1984-04-27 Ricoh Co Ltd Semiconductor device and manufacture thereof
JPS60213051A (en) * 1984-04-09 1985-10-25 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS60226182A (en) * 1984-04-25 1985-11-11 Nec Corp Manufacture of field effect semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129551A (en) * 1984-07-20 1986-02-10 Canon Inc Manufacture of liquid injection recording head

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6129551A (en) * 1984-07-20 1986-02-10 Canon Inc Manufacture of liquid injection recording head

Also Published As

Publication number Publication date
JPS5784164A (en) 1982-05-26

Similar Documents

Publication Publication Date Title
US5449637A (en) Method of producing low and high voltage MOSFETs with reduced masking steps
JPH08255846A (en) Semiconductor device and manufacture thereof
JPH04348077A (en) Thin-film transistor
JPS59121976A (en) Semiconductor device
US6150202A (en) Method for fabricating semiconductor device
JPH0555262A (en) Vertical mos filed-effect transistor and manufacture thereof
JPH0113230B2 (en)
JPH08181223A (en) Manufacture of semiconductor device
JPH10163338A (en) Semiconductor device and its manufacturing method
US20030116800A1 (en) Semiconductor device and method for fabricating the same
JP2979864B2 (en) Method for manufacturing semiconductor integrated circuit device
JP3521921B2 (en) Method for manufacturing semiconductor device
JPH0794721A (en) Semiconductor device and manufacture thereof
JPS6129551B2 (en)
JPH1050857A (en) Method for manufacturing semiconductor device
JP2596341B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3212882B2 (en) Method for manufacturing semiconductor device
JP2970376B2 (en) Method of manufacturing complementary semiconductor device
JPH0422345B2 (en)
JPH03171671A (en) Semiconductor device and manufacture thereof
JPH04321271A (en) Semiconductor device
JPH04302170A (en) Manufacture of semiconductor device
JPS6142171A (en) Manufacture of nonvolatile semiconductor memory device
JP2720553B2 (en) Semiconductor device
JPS61185974A (en) Manufacture of semiconductor device