JPH01129463A - バイポーラ・トランジスタ - Google Patents
バイポーラ・トランジスタInfo
- Publication number
- JPH01129463A JPH01129463A JP63265234A JP26523488A JPH01129463A JP H01129463 A JPH01129463 A JP H01129463A JP 63265234 A JP63265234 A JP 63265234A JP 26523488 A JP26523488 A JP 26523488A JP H01129463 A JPH01129463 A JP H01129463A
- Authority
- JP
- Japan
- Prior art keywords
- region
- doped
- anode
- bipolar transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000374 eutectic mixture Substances 0.000 claims abstract description 11
- 239000002019 doping agent Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021471 metal-silicon alloy Inorganic materials 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 abstract description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910000676 Si alloy Inorganic materials 0.000 abstract 1
- 230000007423 decrease Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は次の構成
（ａ） 半導体基板内に特定の濃度にドープされた第
１導電型中間領域があり、 Ｑ′）） この中間領域が半導体基板の陰極側表面に
境を接し、 （Ｃ） 陰極側表面に境を接して設けられた少なくと
も１つのゲート領域が中間領域に境を接し、（ｄ）
ゲート領域が第２導電型であって中間領域よりも高濃度
にドープされ、 （ｅ） ゲート領域内に設けられたソース領域が陰極
側表面に境を接し、 （ｆ） ゲート電極は陰極側表面に形成された絶縁層
に乗せられてゲート領域を覆い、 （（至）陽極側表面と中間領域の間に中間領域よりも高
濃度にドープされた第２導電型陽極領域が設けられ、 （ｈ）ゲート９５域とソース領域の間に分路が形成され
ている 絶縁ゲート電極を備えたバイポーラ・トランジスタに間
するものである。
１導電型中間領域があり、 Ｑ′）） この中間領域が半導体基板の陰極側表面に
境を接し、 （Ｃ） 陰極側表面に境を接して設けられた少なくと
も１つのゲート領域が中間領域に境を接し、（ｄ）
ゲート領域が第２導電型であって中間領域よりも高濃度
にドープされ、 （ｅ） ゲート領域内に設けられたソース領域が陰極
側表面に境を接し、 （ｆ） ゲート電極は陰極側表面に形成された絶縁層
に乗せられてゲート領域を覆い、 （（至）陽極側表面と中間領域の間に中間領域よりも高
濃度にドープされた第２導電型陽極領域が設けられ、 （ｈ）ゲート９５域とソース領域の間に分路が形成され
ている 絶縁ゲート電極を備えたバイポーラ・トランジスタに間
するものである。
この種の半導体デバイスの一例は文献「ソリッド・ステ
イト・テクノロジー（Ｓｏｌｉｄ Ｓｉａｔｏ Ｔｅｃ
ｈｎｏｌｏｇｙ） Ｊ １９８５年１１月、１２１〜１
２５頁に記載されている。このデバイスの陰極側は電力
ＭＯ３ＦＥＴとして構成されているが、陽極側に中間領
域に対して逆の導電型を示す領域があってサイリスク構
造となり、陰極側に設けられた分路によりサイリスクに
おいて良く知られているラッチング電流をデバイスの運
転条件の下では達成されない程度まで高める。この場合
電流輸送にはサイリスクと同様であるが、電力ＭＯ３Ｆ
ＥＴと異なり両種のキャリヤが関与する。これにより一
方では順方向抵抗が低くなるという利点があるが、他方
では蓄積電荷がターンオフを遅くするという欠点がある
。
イト・テクノロジー（Ｓｏｌｉｄ Ｓｉａｔｏ Ｔｅｃ
ｈｎｏｌｏｇｙ） Ｊ １９８５年１１月、１２１〜１
２５頁に記載されている。このデバイスの陰極側は電力
ＭＯ３ＦＥＴとして構成されているが、陽極側に中間領
域に対して逆の導電型を示す領域があってサイリスク構
造となり、陰極側に設けられた分路によりサイリスクに
おいて良く知られているラッチング電流をデバイスの運
転条件の下では達成されない程度まで高める。この場合
電流輸送にはサイリスクと同様であるが、電力ＭＯ３Ｆ
ＥＴと異なり両種のキャリヤが関与する。これにより一
方では順方向抵抗が低くなるという利点があるが、他方
では蓄積電荷がターンオフを遅くするという欠点がある
。
蓄積電荷は例えば両結合中心を形成する物質の投入又は
照射による格子欠陥の発生等の手段によって減少する。
照射による格子欠陥の発生等の手段によって減少する。
別の手段としては中間領域と陽極領域の間に緩衝領域を
設け、この領域を中間領域と同じ導電型であるがそれよ
りも高濃度にドープされたものとする（「エレクトロニ
ク・デザイン（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ）
Ｊ １２．１９８４年１月、２４８〜２４９頁参照）
。
設け、この領域を中間領域と同じ導電型であるがそれよ
りも高濃度にドープされたものとする（「エレクトロニ
ク・デザイン（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ）
Ｊ １２．１９８４年１月、２４８〜２４９頁参照）
。
これらの手段又はその組合わせによって蓄積電荷を減少
させ、ターンオフ時間を短縮することができる。
させ、ターンオフ時間を短縮することができる。
この発明の目的は、簡単な手段により蓄積電荷を更に減
少させ、ターンオフ時間を更に短くすることである。
少させ、ターンオフ時間を更に短くすることである。
この目的は明細書冒頭に述べたバイポーラ・トランジス
タにおいて、陽極領域を金属・シリコン合金のドープさ
れた再結晶領域とすることによって達成される。
タにおいて、陽極領域を金属・シリコン合金のドープさ
れた再結晶領域とすることによって達成される。
この発明の種々の実施７１Ｊ様は特許請求の範囲の請求
項２以下に示されている。
項２以下に示されている。
図面を参照し実施例についてこの発明を更に詳細に説明
する。図面はこの実施例の断面を示す。
する。図面はこの実施例の断面を示す。
図面に示したバイポーラ・トランジスタはｎ型ドープ中
間領域２を含む半導体基板１から構成される。中間領域
２のドーピング密度は１ないし２Ｘ １０ ”ｃｍ−”
である。半導体基板１には陰極側表面３と陽極側表面４
があり、中間領域２は陰極側表面３にまで達している。
間領域２を含む半導体基板１から構成される。中間領域
２のドーピング密度は１ないし２Ｘ １０ ”ｃｍ−”
である。半導体基板１には陰極側表面３と陽極側表面４
があり、中間領域２は陰極側表面３にまで達している。
この表面に境を接して高濃度にｐ型ドープされたゲート
電極５が設けられる。ゲーＨｆｆ域５にはそれぞれ高濃
度にｎ型ドープされたソース領域６がＬ１込まれている
。ソース領域６のドープ濃度はゲート領域５よりも高い
。
電極５が設けられる。ゲーＨｆｆ域５にはそれぞれ高濃
度にｎ型ドープされたソース領域６がＬ１込まれている
。ソース領域６のドープ濃度はゲート領域５よりも高い
。
表面３の上には絶縁層７が設けられ、このように互いに
並列接続されたゲート電極８が載置されている。ゲート
電極８はゲート領域５の表面３に接する千ヤネル令頁域
１１、すなわちソース令頁域６と中間領域２の間にチャ
ネルを形成すべき部分を覆っている。ゲート電極８はも
う一つの絶縁層９により覆われている。絶縁層７および
９には開口が設けられ、これを介してソース領域６をゲ
ート領域５が絶縁層９上にある金属層１０により接触さ
れている０、金属ＩＩ １０ 吹好適にはアルミニウム
から成る。領域５．６の金属Ｎ１０による接触は強い分
路を示す。
並列接続されたゲート電極８が載置されている。ゲート
電極８はゲート領域５の表面３に接する千ヤネル令頁域
１１、すなわちソース令頁域６と中間領域２の間にチャ
ネルを形成すべき部分を覆っている。ゲート電極８はも
う一つの絶縁層９により覆われている。絶縁層７および
９には開口が設けられ、これを介してソース領域６をゲ
ート領域５が絶縁層９上にある金属層１０により接触さ
れている０、金属ＩＩ １０ 吹好適にはアルミニウム
から成る。領域５．６の金属Ｎ１０による接触は強い分
路を示す。
中間領域２と陽極側表面４との間には高濃度にｐ型ドー
プされた層１５が設けられる。この層は金・シリコン共
融混合物から再結晶されたケイ化物である。層１５はド
ーパントとしてたとえばホウ素を含有する。冷却および
再結晶後に残存する金・シリコン共融混合物１４は陽極
電極を形成する。［１５は製造時の適当な工程により極
めて薄く、たとえば１／１０ａｍにすることができる。
プされた層１５が設けられる。この層は金・シリコン共
融混合物から再結晶されたケイ化物である。層１５はド
ーパントとしてたとえばホウ素を含有する。冷却および
再結晶後に残存する金・シリコン共融混合物１４は陽極
電極を形成する。［１５は製造時の適当な工程により極
めて薄く、たとえば１／１０ａｍにすることができる。
ｐ゛型ドープ薄層１５により主として中間領域２に蓄積
されるキャリヤ蓄積電荷は急激に減少する。この場合蓄
積電荷は次式により第−近似的に与えられるという認識
が利用された。
されるキャリヤ蓄積電荷は急激に減少する。この場合蓄
積電荷は次式により第−近似的に与えられるという認識
が利用された。
ＤＮ
ここでＮＡＰは層１５内の正味のアクセプタ濃度、ＮＤ
ｌｌは中間領域２の正味のドナー濃度、Ｗ、は層１５の
厚さ、■は電流、Ｄ７は中間領域２の拡散濃度、ｑは素
電荷、Ａは半導体基板の面積である。
ｌｌは中間領域２の正味のドナー濃度、Ｗ、は層１５の
厚さ、■は電流、Ｄ７は中間領域２の拡散濃度、ｑは素
電荷、Ａは半導体基板の面積である。
定数には同様に次式により第一近似的に求められる。
Ｄｌ ９
値Ｗ２は蓄積電荷表示式中に線形で現れることは明らか
である。それと並んで蓄積電荷は正味のドーピング濃度
比にも関係する。この濃度比はバイポーラ・トランジス
タに満足すべき順方向特性を与えるように設定される。
である。それと並んで蓄積電荷は正味のドーピング濃度
比にも関係する。この濃度比はバイポーラ・トランジス
タに満足すべき順方向特性を与えるように設定される。
この発明のバイポーラ・トランジスタの有利な製造工程
は次の通りである。
は次の通りである。
例えば厚さ６００ｕｍのｎ型ドープウェーハに公知方式
によりゲートｉｔＩ域５とソース領域６を作る。絶縁層
、ゲート電極および金ＩＸＩＷＩＯの形成も電力ＭＯ３
ＦＥＴの製作に対して公知の方法による。陰極側でトラ
ンジスタが完成した後半導体板の厚さを研磨、サンドブ
ラスト等の方法により陰極側から減少させて所定の厚さ
とする。この厚さは予定された逆電圧階級においての空
気電荷領域幅（例えば２００ないし３００μｍ）の２倍
から３倍の間である。続いて機械加工によって欠陥が生
じた層をエツチングによって除去する。その礫層の一部
は加工によって生じた欠陥が再結合中心として作用する
から残しておくことができる。
によりゲートｉｔＩ域５とソース領域６を作る。絶縁層
、ゲート電極および金ＩＸＩＷＩＯの形成も電力ＭＯ３
ＦＥＴの製作に対して公知の方法による。陰極側でトラ
ンジスタが完成した後半導体板の厚さを研磨、サンドブ
ラスト等の方法により陰極側から減少させて所定の厚さ
とする。この厚さは予定された逆電圧階級においての空
気電荷領域幅（例えば２００ないし３００μｍ）の２倍
から３倍の間である。続いて機械加工によって欠陥が生
じた層をエツチングによって除去する。その礫層の一部
は加工によって生じた欠陥が再結合中心として作用する
から残しておくことができる。
次いで陽極側表面からドーパント例えばホウ素を例えば
面密度５ Ｘ １０１４ Ｃｒｔ、エネルギー８０ｋｅ
Ｖで注入する。ここで純金を陽極側表面に０．１μｍＨ
さに析出させる。続いてウェーハを例えば３０分間４０
０°Ｃに加熱すると、ホウ素イオンを含む金・シリコン
共融混合物１４が作られる。充分な厚さの共融混合物１
４の形成後、半導体デバイスを例えば１０分の間に再冷
却すると、領域２に接してホウ素イオンが組込まれたシ
リコンの層１５が再結晶する。金・シリコン共融混合物
１４の残りは接触電極として使用される。この電極は支
持体に例えば接着するか、あるいはＴ１ＮｉＡｇその他
の金属層をとりつけた後ろう付けすることができる。
面密度５ Ｘ １０１４ Ｃｒｔ、エネルギー８０ｋｅ
Ｖで注入する。ここで純金を陽極側表面に０．１μｍＨ
さに析出させる。続いてウェーハを例えば３０分間４０
０°Ｃに加熱すると、ホウ素イオンを含む金・シリコン
共融混合物１４が作られる。充分な厚さの共融混合物１
４の形成後、半導体デバイスを例えば１０分の間に再冷
却すると、領域２に接してホウ素イオンが組込まれたシ
リコンの層１５が再結晶する。金・シリコン共融混合物
１４の残りは接触電極として使用される。この電極は支
持体に例えば接着するか、あるいはＴ１ＮｉＡｇその他
の金属層をとりつけた後ろう付けすることができる。
金・シリコン共融混合物を通して合金化することにより
ドープ領域を作ることは公知である。純金に代わってゲ
ルマニウム・金合金を使用することも可能である。更に
金と注入されたホウ素イオンの代わりにアルミニウム層
と蒸着した後公知方法により合金化することも可能であ
る。しかし合金化は、共融点温度が陰極側に設けられた
構造を妨害する温度以下である金属又は合金によって行
うのが有利である。この発明によれば通常アルミニウム
から成る接触層１０がここで使用される。
ドープ領域を作ることは公知である。純金に代わってゲ
ルマニウム・金合金を使用することも可能である。更に
金と注入されたホウ素イオンの代わりにアルミニウム層
と蒸着した後公知方法により合金化することも可能であ
る。しかし合金化は、共融点温度が陰極側に設けられた
構造を妨害する温度以下である金属又は合金によって行
うのが有利である。この発明によれば通常アルミニウム
から成る接触層１０がここで使用される。
金・シリコンの共融温度はこの妨害可能温度以下である
。
。
このようにして作られたバイポーラ・トランジスタを使
用すれば誘導負荷に対して電圧６００Ｖ、負荷電流１５
Ａにおいて１００ｎｓ以下のターンオフ時間が達成され
る。このターンオフ時間は通例通り電流が９０％から１
０％まで低下する時間として測定されたものである。
用すれば誘導負荷に対して電圧６００Ｖ、負荷電流１５
Ａにおいて１００ｎｓ以下のターンオフ時間が達成され
る。このターンオフ時間は通例通り電流が９０％から１
０％まで低下する時間として測定されたものである。
この発明の別の利点は、半導体基板として高価なエピタ
キシィ盤を使用する必要なく廉価な半導体素材で足りる
ことである。工ないし２Ｘ１０”ＣＩ＋ −”というド
ーピング密度は、通常の帯域溶融法により基板に対して
別のドーピング過程を追加することなく簡単に設定する
ことができる。
キシィ盤を使用する必要なく廉価な半導体素材で足りる
ことである。工ないし２Ｘ１０”ＣＩ＋ −”というド
ーピング密度は、通常の帯域溶融法により基板に対して
別のドーピング過程を追加することなく簡単に設定する
ことができる。
多数の並列接続されたゲート領域、ソース領域およびゲ
ート電極を備える実施桝について以上説明したが、この
発明は単一のフィンガ形ゲート電極、ソース領域および
ゲート電極を備えるトランジスタに応用することも可能
である。
ート電極を備える実施桝について以上説明したが、この
発明は単一のフィンガ形ゲート電極、ソース領域および
ゲート電極を備えるトランジスタに応用することも可能
である。
又金・シリコン共融混合物あるいはシリコンと共融体を
形成する金属を使用することは絶対に必要なものではな
い。重要なのは再結晶層がドーパント原子を含むことで
ある。
形成する金属を使用することは絶対に必要なものではな
い。重要なのは再結晶層がドーパント原子を含むことで
ある。
【図面の簡単な説明】
図面はこの発明の実施例の断面を示す。
１・・・半導体基板
２・・・中間領域
５・・・ゲート電極
６・・・ソース令頁域
７・・・絶Ｉｉ層
１５・・・陽極領域
Claims (1)
- 【特許請求の範囲】 １）（ａ）半導体基板（１）に特定のドーパント濃度の
第１導電型中間領域（２）があり、 （ｂ）この中間領域が半導体基板の陰極側表面（３）に
境を接し、 （ｃ）基板の陰極側表面に境を接して少なくとも１つの
ゲート領域（５）が設けられ、こ の領域が中間領域に境を接し、 （ｄ）ゲート領域（５）が第２導電型であって中間領域
よりも高濃度にドープされ、 （ｅ）ゲート領域（５）内にソース領域（６）が陰極側
表面に境を接して設けられ、 （ｆ）ゲート電極（５）は陰極側表面に形成された絶縁
層（７）の上に置かれてゲート電 極（５）を覆い、 （ｇ）半導体基板（１）の陽極側表面（４）と中間領域
（２）の間に第２導電型の陽極領 域（１５）が設けられて中間領域よりも高 濃度にドープされ、 （ｈ）ゲート電極（５）とソース領域（６）の間に分路
が設けられている 半導体基板（１）と少なくとも１つの絶縁ゲート電極（
８）を備えるバイポーラ・トランジスタにおいて、 陽極領域（１５）が金属・シリコン合金（ １４）のドープされた再結晶領域であることを特徴とす
るバイポーラ・トランジスタ。 ２）陽極領域（１５）がドープされた金・シリコン共融
混合物（１４）の再結晶領域であることを特徴とする請
求項１記載のバイポーラ・トランジスタ。 ３）陽極領域（１５）がドープされた金合金・シリコン
共融混合物（１４）の再結晶領域であることを特徴とす
る請求項２記載のバイポーラ・トランジスタ。 ４）ドーパントがイオン注入によって半導体基板（１）
の陽極側表面（４）に入れられていることを特徴とする
請求項１ないし３の１つに記載のバイポーラ・トランジ
スタ。 ５）ドーパントが金属内に入れられていることを特徴と
する請求項１記載のバイポーラ・トランジスタ。 ６）陽極領域がＳｉ−Ａｌ合金の再結晶領域であること
を特徴とする請求項１記載のバイポーラ・トランジスタ
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3735642.9 | 1987-10-21 | ||
| DE3735642 | 1987-10-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129463A true JPH01129463A (ja) | 1989-05-22 |
| JP2810067B2 JP2810067B2 (ja) | 1998-10-15 |
Family
ID=6338792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63265234A Expired - Fee Related JP2810067B2 (ja) | 1987-10-21 | 1988-10-19 | バイポーラ・トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5132766A (ja) |
| EP (1) | EP0313000B1 (ja) |
| JP (1) | JP2810067B2 (ja) |
| DE (1) | DE3856173D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| AU2007309968B2 (en) * | 2006-10-26 | 2012-09-06 | Otsuka Pharmaceutical Co., Ltd. | Aqueous pharmaceutical suspensions containing rebamipide and manufacturing process thereof |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3941932A1 (de) * | 1989-12-19 | 1991-06-20 | Eupec Gmbh & Co Kg | Verfahren zum herstellen von anodenseitigen kurzschluessen in thyristoren |
| JP2984478B2 (ja) * | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
| DE19829614B4 (de) * | 1998-07-02 | 2004-09-23 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
| DE10205323B4 (de) * | 2001-02-09 | 2011-03-24 | Fuji Electric Systems Co., Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
| US7256131B2 (en) * | 2005-07-19 | 2007-08-14 | Molecular Imprints, Inc. | Method of controlling the critical dimension of structures formed on a substrate |
| CN103219236B (zh) * | 2012-12-20 | 2016-07-06 | 北京工业大学 | 集电区碳注入内透明集电极igbt制造技术 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034489A (ja) * | 1973-06-30 | 1975-04-02 | ||
| JPS5834982A (ja) * | 1981-08-27 | 1983-03-01 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
| JPS60224269A (ja) * | 1984-03-30 | 1985-11-08 | シーメンス、アクチエンゲゼルシヤフト | 半導体デバイス |
| JPS62229820A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE547665A (ja) * | 1955-06-28 | |||
| BE759754A (fr) * | 1969-12-02 | 1971-05-17 | Licentia Gmbh | Thyristor avec emetteur court-circuite a l'une des faces principales aumoins du disque de thyristor et procede de production du thyristor |
| US4969028A (en) * | 1980-12-02 | 1990-11-06 | General Electric Company | Gate enhanced rectifier |
| DE3103444A1 (de) * | 1981-02-02 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand |
| FR2507820A1 (fr) * | 1981-06-16 | 1982-12-17 | Thomson Csf | Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee |
| US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
| US4816892A (en) * | 1982-02-03 | 1989-03-28 | General Electric Company | Semiconductor device having turn-on and turn-off capabilities |
| US5014102A (en) * | 1982-04-01 | 1991-05-07 | General Electric Company | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal |
| US4618872A (en) * | 1983-12-05 | 1986-10-21 | General Electric Company | Integrated power switching semiconductor devices including IGT and MOSFET structures |
| FR2556882B1 (fr) * | 1983-12-14 | 1986-05-23 | Fairchild Camera Instr Co | Composant semiconducteur rapide, notamment diode pin haute tension |
| US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
| US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| DE3628857A1 (de) * | 1985-08-27 | 1987-03-12 | Mitsubishi Electric Corp | Halbleitereinrichtung |
| JPH0656890B2 (ja) * | 1986-09-24 | 1994-07-27 | 富士電機株式会社 | 伝導度変調型たて型ｍｏｓ―ｆｅｔ |
| US4701424A (en) * | 1986-10-30 | 1987-10-20 | Ford Motor Company | Hermetic sealing of silicon |
| JPS63149191A (ja) * | 1986-12-15 | 1988-06-21 | 日立マクセル株式会社 | Ｉｃカ−ド |
| US4947219A (en) * | 1987-01-06 | 1990-08-07 | Chronar Corp. | Particulate semiconductor devices and methods |
| JP2722453B2 (ja) * | 1987-06-08 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| JPH0648729B2 (ja) * | 1988-02-24 | 1994-06-22 | シーメンス、アクチエンゲゼルシシヤフト | 電界効果制御可能のバイポーラ・トランジスタ |
| US4969027A (en) * | 1988-07-18 | 1990-11-06 | General Electric Company | Power bipolar transistor device with integral antisaturation diode |
-
1988
- 1988-10-18 EP EP88117355A patent/EP0313000B1/de not_active Expired - Lifetime
- 1988-10-18 DE DE3856173T patent/DE3856173D1/de not_active Expired - Fee Related
- 1988-10-19 JP JP63265234A patent/JP2810067B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-16 US US07/598,572 patent/US5132766A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034489A (ja) * | 1973-06-30 | 1975-04-02 | ||
| JPS5834982A (ja) * | 1981-08-27 | 1983-03-01 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
| JPS60224269A (ja) * | 1984-03-30 | 1985-11-08 | シーメンス、アクチエンゲゼルシヤフト | 半導体デバイス |
| JPS62229820A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| AU2007309968B2 (en) * | 2006-10-26 | 2012-09-06 | Otsuka Pharmaceutical Co., Ltd. | Aqueous pharmaceutical suspensions containing rebamipide and manufacturing process thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3856173D1 (de) | 1998-06-10 |
| EP0313000A1 (de) | 1989-04-26 |
| JP2810067B2 (ja) | 1998-10-15 |
| US5132766A (en) | 1992-07-21 |
| EP0313000B1 (de) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746960A (en) | Vertical depletion-mode j-MOSFET | |
| US4893165A (en) | Bipolar transistor controllable by field effect | |
| US8324044B2 (en) | Method of producing a semiconductor device with an aluminum or aluminum alloy electrode | |
| JP2001501382A (ja) | 電界効果によって制御可能なバイポーラトランジスタとその製造方法 | |
| JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| JPH0845869A (ja) | 特に集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 | |
| US3997908A (en) | Schottky gate field effect transistor | |
| US5877077A (en) | Method of producing an ohmic contact and a semiconductor device provided with such ohmic contact | |
| US3982269A (en) | Semiconductor devices and method, including TGZM, of making same | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH01129463A (ja) | バイポーラ・トランジスタ | |
| US3349299A (en) | Power recitfier of the npnp type having recombination centers therein | |
| US5589408A (en) | Method of forming an alloyed drain field effect transistor and device formed | |
| JPH01217973A (ja) | Ｇｔｏパワーサイリスタ | |
| JP2022060802A (ja) | 炭化珪素半導体装置 | |
| JP6961088B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5397716A (en) | Method of forming an insulated gate semiconductor device | |
| US3307049A (en) | Turnoff-controllable thyristor and method of its operation | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| JP2022136627A (ja) | 半導体装置および半導体装置の製造方法 | |
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| US4038106A (en) | Four-layer trapatt diode and method for making same | |
| JP2022038594A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2021009801A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JPH09172167A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |