JPH01128294A - フィールドメモリのセルフリフレッシュ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、フィールドメモリのセルフリフレッシュ装
置に関する。

〈従来の技術〉 ダイナミックＲＡＭは記憶情報を電荷の形でメモリセル
に保持するので、そのままでは蓄積された電荷はリーク
電流等により減少する。そのため、電荷を増幅して再び
上記メモリセルに書き込むリフレッシュを、一定期間内
に全メモリセルに対して周期的に行う必要がある。

テレビジョンやビデオテープレコーダの１フイ一ルド分
のデータを、基本クロックに基づいてシリアルにライト
／リードすることが可能なフィールドメモリもメモリセ
ル構造はダイナミックＲＡＭのメモリセルと同じである
。しかし、フィールトメモリのデータに基づいて画像を
表示する際の画面走査時に、基本クロックに基づいてシ
リアルにフィールドメモリのメモリセルをアクセスする
ため、フィールドメモリを自動的にリフレッシュを行う
のと同じ結果になる。例えば、ＮＴＳＣカラーテレビ信
号ｌフィールドをフィールドメモリに格納した場合は、
ＮＴＳＣ信号のフィールド周波数は６０　ＨＺであるか
ら１６．６ｍｓごとにリフレッシュ動作を行っているこ
とになる。しかし、基本クロックの周期を２倍、３倍よ
した低速でのメモリセルのアクセス時には、このリフ５
レッシュ周期は長くなり、メモリセルの情報保持時間の
限界を越えるためセルフリフレッンユ装置が必要となる
。

従来のフィールドメモリのセルフリフレッンユ装置は、
■水平走査線上のデータをメモリブロックの１行分に格
納できるように対応づけている。

従って、１行分（同じローアドレス）のデータをアクセ
ス中に数回のリフレッシュ動作を行うリフレッシュクロ
ックを、基本クロックに基づいて発生させてリフレッシ
ュカウンタへ入力している。また、リフレッシュアドレ
スをラッチするためのローアドレスストローブ信号を上
記基本クロックに基づいて発生させて、上記リフレッシ
ュカウンタからのリフレッシュアドレスをラッチしてい
る。

〈発明が解決しようとする問題点〉 しかしながら、上記従来のフィールドメモリのセルフリ
フレッシュ装置は、リフレッシュクロックの発生やロー
アドレスストローブ信号の発生等を全て基本クロックに
基づいて行っているため、基本クロックが停止すると上
記リフレッシュクロックやローアトルスストロープ信号
の発生動作が停止し、メモリセルの情報が破壊されてし
まうという問題がある。

そこで、この発明の目的は、フィールドメモリが基本ク
ロック停止状態（スタンバイ状態）に入ると、基本クロ
ックの停止を判定して、」１記基本クロックとは関係な
く発生されるセルフリフレッシュクロックを自動的に選
択してセルフリフレッシュ動作に入ることによって、ス
タンバイ時でもフィ−ルドメモリのメモリセル内の記憶
情報を保持ずろことができるフィールドメモリのセルフ
リフレッシュ装置を提供することにある。

〈問題点を解決するための手段〉 上記目的を達成するため、この発明は、フィールドメモ
リを、基本クロックに基づいて出力されるリフレッソユ
クロックに従ってセルフリフレッシュを行うフィールド
メモリのセルフリフレッシュ装置において、」１記基本
クロックの入力が停止すると、基本クロックの入力が停
止したことを検知して基本クロック停止信号を出力ずろ
基本クロック停止判定手段と、上記フィールドメモリを
］１記基本クロックが停止したときにセルフリフレッシ
、−するためのセルフリフレッシ、クロックを発生する
セルフリフレッシュクロック発生手段と、上記基本クロ
ック停止判定手段から基本り［フック停止信号を受けた
ときに、上記基本クロックに基づく］１記リフレッシュ
クロックを選択する側から、上記セルフリフレッノユク
ロソク発生手段から出力されるセルフリフレッノユクロ
ツクを選択゛４−ろ側に切替るリフレッシュクロック切
替手段を備えたことを特徴としている。

〈作用〉 フィールドメモリを基本クロックが停止したときにセル
フリフレッシュするためのセルフリフレッシュクロック
が、セルフリフレッシュクロック発生手段によって発生
される。また、上記基本クロックの入力が停止すると、
基本クロック停止判定手段によって基本クロックの入力
が停止したことが検知されて基本クロック停止信号が出
力される。

そうすると、リフレッシコクロック切替手段は、上記基
本クロック停止判定手段から基本クロック停止信号を受
けたときに、上記基本クロックに基づく上記リフレッシ
ュクロックを選択する側から、上記セルフリフレッシュ
クロック発生手段から出力されるセルフリフレッシュク
ロックを選択する側に切替る。

したがって、スタンバイ状態に入っても、基本クロック
とは関係なくセルフリフレッシュクロック発生手段から
出力されるヤルフリフレッシコクロックに基づいて、フ
ィールドメモリをセルフリフレッシコすることができる
。

〈実施例〉 以下、この発明を図示の実施例にしたがって詳細に説明
する。

第１図はフィールドメモリのセルフリフレッシュ装置の
一実施例を示すブロック図である。

′　リフレッシュスイッチ回路Ｉはシリアルクロックで
ある基本クロックＳＣＫが入力されているか否かを判定
して、判定信号ＲＥＦを出力する。そして、基本クロッ
クＳＣＫが入力されていない場合には、後に詳述するセ
ルフリフレッシュ動作を動作させる側に切替わる。セル
フリフレッンユクロツク発生回路２は、リングオシレー
タ３からの出力信号ＲＯに基づいて、上記基本クロック
ＳＣＫの停止時（以下、スタンバイ時と言う）に図示し
ないフィールドメモリに対してセルフリフレッシュ動作
を実行するためのセルフリフレッシュクロックＣＴＢ［
＋を発生させる。

リフレッシュクロック切替回路４は、上記リフレツシユ
スイツチ回路１から出力される判定信号ＲＥＦに基づい
て、基本クロックＳＣＫが入力されている場合はリフレ
ッシュクロック発生回路５から出力されるノーマルリフ
レッシュクロックＮＣＫを、また、基本クロックＳＣＫ
が入力されていない場合はセルフリフレッシュクロック
発生回路２から出力されるセルフリフレッシュクロック
ＣＴ　Ｂ　ｏを切替え選択して、リフレッシュクロック
ＲＦＣＫを出力する。このリフレッシュクロックＲＦＣ
Ｋはリフレッシュカウンタ６に入力され、このリフレッ
シュカウンタ６はリフレッシュクロックＲＦＣＫの入力
に従ってインクリメントされて、フィールドメモリの次
にリフレッシュを実行すべきリフレッシュアドレスを指
示するデータを出力する。アドレスマルチプレクザ１０
は、上記リフレッシュカウンタ６からのアドレスデータ
またはローアドレスカウンタ１１からのローアドレスの
データを選択してリフレッシュアドレスを出力する。

スタンバイ時ローアドレスストローブ信号出力回路７は
、スタンバイ時に上記リフレッシュアドレスをラッチす
るためのストローブ信号を出力するものであり、セルフ
リフレツンユクロック発生回路２からの信号に基づいて
、スタンノ＼イ時ローアドレスストローブ信号ＲＡＳＳ
Ｂを出力する。ローアドレスストローブ信号切替回路８
は、リフレ・ソシュカウンタ６がリフレッシコクロック
ＲＰ　ＣＫの入力によってインクリメントする毎に、リ
フレッシュアドレスをラッチするために、次のように動
作してローアドレスストローブ信号ｒを出力する。すな
わち、リフレッシコスイ・ソチ回路１から出力される判
定信号ＲＥＦに基づいて、基本クロックＳＣＫが入力さ
れている場合はノーマル時ローアドレスストローブ信号
切替回路９から出力されるノーマル時ローアドルススト
ロープ信号ＲＡ　Ｓ　ＯＰを、また、基本クロックＳＣ
Ｋが入力されていない場合はスタンバイ時ローアドレス
ストローブ信号出力回路７から出力されるスタンバイ時
ローアドレスストローブ信号２を切替選択してローアド
ルスストロープ信号ＲＡＳを出力する。

その後、上記ローアドレスストローブ信号切替回路８か
ら出力されるローアドレスストローブ信号ＲＡＳに基づ
いて、アドレスマルヂプレクサ１０によって選択された
リフレッシュアドレスをラッチして、セルフリフレッシ
ュ動作を実行する。

以下、上記リフレッシュスイッチ回路ｌ、セルフリフレ
ッシュクロック発生回路２．リフレッシュクロック切替
回路４．リフレッシュカウンタ６゜スタンバイ時ローア
ドレスストローブ信号出力回路７およびローアドレスス
トローブ信号切替回路８について、さらに詳細に説明す
る。

上記リフレッシュスイッチ回路１は、第２図に示すよう
に時限パルス発生器２１．ＭＯＳトランジスタ２２．２
３およびノットゲート２４，２５゜２６等を有する。時
限パルス発生器２１は、基本クロックＳＣＫの立ち上が
りまたは立ち下がりに同期して正のパルスを発生させる
が、この周期は次段の時定数より充分小さい。したがっ
て、基本クロックＳＣＫが入力中に出力される判定信号
ＲＥＦは“Ｌ”レベルを保持し、基本クロックＳＣＫ入
力が停止すると出力される判定信号ＲＥＦ出力は“Ｈ”
レベルに変化する。本実施例の場合、判別するＲＥＦが
“Ｌ”から“Ｈ’”に変化する時定数を約２．７μｓに
設定している。

セルフリフレッシュクロック発生回路２は、第３図に示
すように８段のバイナリカウンタからなり、リングオシ
レータ３から出力される約３０ＭＨ２の出力信号ＲＯを
８段のバイナリカウンタでｌ／２５６分周し、スタンバ
イ時にリフレッシュカウンタ６へ入力ずろ周期が約８μ
ｓのセルフリフレッシュクロックＣＴＢＯを作る。

上記リフレッシコクロック切替回路４は、第４図に示す
ようにＮチャンネルＭＯ８＋−ランジスタ４．１．４３
とＰヂャンネルＭＯＳトランノスタ４２゜４４とノット
ゲート４５からなる。ＮチャンネルＭＯＳトランジスタ
４ノおよびＰチャンネルＭＯＳトランジスタ４４のゲー
ト端子には上記リフレッシュスイッチ回路１から出力さ
れる判定信号ＲＥＦが入力される。また、Ｐチャンネル
ＭＯＳトランジスタ４２およびＮチャンネルＭＯＳ）ラ
ンジスタ４３のゲット端子にはノットゲート４５で上記
判定信号ＲＥＦのレベルが反転された信号が入力される
。その結果、基本クロックＳＣＫが入力されているノー
マル時には、レベル“Ｌ”の判定信号ＲＥＦが入力され
てトランジスタ４３，４．４がオンになる。そして、リ
フレッシュクロック発生回路５から入力されるノーマル
リフレッシュクロックＮＣＫが選択され、リフレッシュ
クロックＲＦＣＫが出力される。また、基本クロックＳ
ＣＫが入力されていないスタンバイ時には、レベル“Ｈ
”の判定信号ＲＥＦが入力されてトランジスタ４１゜４
２がオンになる。そして、セルフリフレッシュクロック
発生回路２から入力されるセルフリフレッシュクロック
ＣＴＢＯが選択され、リフレッシュクロックＲＦＣＫが
出力される。

上記リフレッシュカウンタ６は、第４図に示すように９
段のバイナリカウンタからなり、このバイナリカウンタ
の各段のフリップフロップ４６゜４６、・・の各端子Ｑ
から出力される出力信号ＲＦＡｏ、　ＲＦ　Ａ　＋、　
−ＲＦ　Ａｅを、リフレッンコア１ぐレスデータとして
アドレスマルヂプレクザＩＯに入力する。

上記スタンバイ時ローアドレスストローブ信号出力回路
７は、第５図に示すようにナントゲート５１からなり、
セルフリフレッシュクロック発生回路２の５段、６段、
７段、８段目のフリップフロップ３１，３］、’・３１
の各端子Ｑから出力される出力信号ＣＴＢ３．ＣＴＢ９
．ＣＴＢ、およびＣＴＢＯを入力して、スタンバイ時ロ
ーアトレスストローブ信号ＷＷｙ蕗を出力する。

上記ローアドレスストローブ信号切替回路８は、第５図
に示ずよ・うにＰチャンネルＭＯＳトランジスタ５２．
５３とＮチャンネルＭＯＳトランジスタ５４．５５とノ
ソトゲ−１・５６からなる。ＰチャンネルＭＯ３）ラン
ジスタ５２およびＮチャンネルＭＯＳトランジスタ５５
のゲー）・端子にｆｉ　、、Ｊ−、記すフレッンコスイ
ッチ回路１から出力される判定信号ＲＥＦが入力されろ
。また、ＮチャンネルＭＯＳ）・ランジスタ５４および
■〕ヂャンネルＭＯＳトランジスタ５３のゲート端子に
はノットゲート５６で上記判定信号ＲＥＦのレベルが逆
転された信号が入力される。その結果、ノーマル時には
レベル“Ｌ”の判定信号ＲＥＦが入力されてトランジス
タ５２．５４が動作して、ノーマル時ローアドレススト
ローブ信号出力回路９（第１図参照）から入力されるノ
ーマル時ローアドレスストローブ信号ＲＡＳＯＰが選択
され、ローアドレスス）・ローブ信号π頂不−が出力さ
れる。また、スタンバイ時にはレベル゛’Ｈ”の判定信
号ＲＥＦが入力されてトランジスタ５３．５５が動作し
て、スタンバイ時ローアドレスストローブ信号出力回路
７から入力されるスタンバイ時ローアドレスストローブ
信号２が選択され、ローアトレスストローブ信号頁、Ａ
Ｓ−が出力される。

このように、リフレッシュスイッチ回路１のスイヅヂン
グ動作によってリフレッシコクロック切替回路４および
ローアドレスストローブ信号切替回路８を切替えて、ノ
ーマル時には、ノーマルリフレッシュクロックＮ　ＣＫ
に従ってリフレッンコカウンタ６から出力されるリフレ
ッシュアドレスを、ノーマル時ローアドレスストローブ
信号に基づいてラッヂしてフィールドメモリをリフレッ
シュする。一方、スタンバイ時には、セルフリフレソン
ユクロックＣＴＢＱに従ってリフレッシュカウンタ６か
ら出力されるリフレッシュアドレスを、スタンバイ時ロ
ーアドレスストローブ信号に括づいてラッヂしてフィー
ルドメモリをリフレツシ。

する。したがって、フィールドメモリがスタンバイ状態
に入ると、基本クロックＳＣＫの停止を判定して、自動
的にセルフリフレッシュクロックＣＴＢＯによるセルフ
リフレッシコ動作に入り、フィールドメモリのメモリセ
ル内の記憶情報の保持を図ることができる。

〈発明の効果〉 以上より明らかなように、この発明は、フィールドメモ
リを、基本クロックに基づいて出力されるリフレッシュ
クロックに従ってセルフリフレッシユヲ行うフィールド
メモリのセルフリフレッシュ装置に、基本クロック停止
判定手段、セルフリフレッシュクロック発生手段および
リフレッシュクロック切替手段を設（プて、基本クロッ
ク停止判定手段が基本クロック停止信号を出力すると、
上記リフレッシュクロック切替手段は、」１記基本クロ
ックに基づく上記リフレッシュクロックを選択する側か
ら、上記セルフリフレッシュクロック発生手段から出力
されるセルフリフレッシュクロックを選択する側に切替
り、上記基本クロックとは関係ないセルフリフレッシュ
クロックに基づいて、フィールドメモリをセルフリフレ
ッシュするようにしたので、スタンバイ時等でもフィー
ルドメモリをセルフリフレッシュすることでができ、フ
ィールドメモリのメモリセル内の記憶情報を保持するこ
とができる。

【図面の簡単な説明】

第１図はこの発明のフィールドメモリのセルフリフレッ
シュ装置の一実施例を示すブロック図、第２図はリフレ
ッシュスイッチ回路の回路図、第３図はセルフリフレッ
シュクロック発生回路の回路図、第４図はリフレッシュ
クロック切替回路およびリフレッシュカウンタの回路図
、第５図はスタンバイ時ローアドレスストローブ信号切
替回路およびローアドレスストローブ信号切替回路の回
路図である。 １・・・リフレッシュスイッチ回路、 ２・・・セルフリフレッシュクロック発生回路、３・・
リングオシレータ、 ４・・・リフレッシュクロック切替回路、６　リフレッ
シュカウンタ、 ７・・・スタンバイ時ローアドレスストローブ信号出力
回路、８・・ローアドレスストローブ信号切替回路、１
０　・アドレスマルチブレクザ、 ＩＩ・・ローアドレスカウンタ。

Claims (1)

【特許請求の範囲】
1. （１）フィールドメモリを、基本クロックに基づいて出
   力されるリフレッシュクロックに従ってセルフリフレッ
   シュを行うフィールドメモリのセルフリフレッシュ装置
   において、上記基本クロックの入力が停止すると、基本
   クロックの入力が停止したことを検知して基本クロック
   停止信号を出力する基本クロック停止判定手段と、 上記フィールドメモリを上記基本クロックが停止したと
   きにセルフリフレッシュするためのセルフリフレッシュ
   クロックを発生するセルフリフレッシュクロック発生手
   段と、 上記基本クロック停止判定手段から基本クロック停止信
   号を受けたときに、上記基本クロックに基づく上記リフ
   レッシュクロックを選択する側から、上記セルフリフレ
   ッシュクロック発生手段から出力されるセルフリフレッ
   シュクロックを選択する側に切替るリフレッシュクロッ
   ク切替手段を備えたことを特徴とするフィールドメモリ
   のセルフリフレッシュ装置。