JPH01128147A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH01128147A JPH01128147A JP62285370A JP28537087A JPH01128147A JP H01128147 A JPH01128147 A JP H01128147A JP 62285370 A JP62285370 A JP 62285370A JP 28537087 A JP28537087 A JP 28537087A JP H01128147 A JPH01128147 A JP H01128147A
- Authority
- JP
- Japan
- Prior art keywords
- data
- addresses
- arithmetic
- written
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 abstract description 3
- 238000012423 maintenance Methods 0.000 abstract 1
- 230000014759 maintenance of location Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力信号をマイクロプロセッサ（以後ＭＰＵ
と称す）で所定の演算を行い、演算結果を出力する演算
装置に関する。
と称す）で所定の演算を行い、演算結果を出力する演算
装置に関する。
プロセス計装用の調節計をはじめとして、各種演算装置
にＭＰＵが用いられている。一般的にＭＰＵを搭載した
演算装置のハードウェアは、第３図に示すように構成さ
れる。第３図において、１は入力信号に所定の演算を施
し出力するＭＰＵ、２は所定の演算プログラムを格納し
た読出し専用メモリＲＯＭ、３は各種演算データの格納
及び演算機能毎に異なる設定変数（以後演算パラメータ
と称す）を格納するためのランダムアクセスメモリＲＡ
Ｍ、５は演算パラメータを設定するための押ボタンスイ
ッチＰＫＤ、６は演算データ又は演算パラメータを表示
する表示器ＤＩＳＰ、７は装置供給電源停電時のＲＡＭ
バックアップ用電源、８は装置供給電源とＲＡＭバック
アップ用電源とを切換えるための電源切換機構である。
にＭＰＵが用いられている。一般的にＭＰＵを搭載した
演算装置のハードウェアは、第３図に示すように構成さ
れる。第３図において、１は入力信号に所定の演算を施
し出力するＭＰＵ、２は所定の演算プログラムを格納し
た読出し専用メモリＲＯＭ、３は各種演算データの格納
及び演算機能毎に異なる設定変数（以後演算パラメータ
と称す）を格納するためのランダムアクセスメモリＲＡ
Ｍ、５は演算パラメータを設定するための押ボタンスイ
ッチＰＫＤ、６は演算データ又は演算パラメータを表示
する表示器ＤＩＳＰ、７は装置供給電源停電時のＲＡＭ
バックアップ用電源、８は装置供給電源とＲＡＭバック
アップ用電源とを切換えるための電源切換機構である。
以上のように構成した第３図の演算装置の動作を第４図
を用いて説明する。ＭＰＵを搭載した演算装置は、演算
周期を定め、演算周期毎に以下の動作をくり返し行う。
を用いて説明する。ＭＰＵを搭載した演算装置は、演算
周期を定め、演算周期毎に以下の動作をくり返し行う。
まず最初に、入力信号及びＰＫＤ５からの押しボタンス
イッチ入力を取込み、所定の入力処理１１を行い、各種
演算データ及び演算パラメータをＲＡＭ３に格納する。
イッチ入力を取込み、所定の入力処理１１を行い、各種
演算データ及び演算パラメータをＲＡＭ３に格納する。
次に、ＲＯＭ２に格納されている演算プログラムに従い
所定の演算処理１３を行い、各演算データを再びＲＡＭ
３に格納する。その後、ＤＩＳＰ６に演算データ又は、
演算パラメータ等のデータ表示処理１４を行い、演算結
果を出力処理１５する。そして演算周期が完了すれば、
入力処理１１に戻り、前述の定められた動作を繰り返し
実行する。
所定の演算処理１３を行い、各演算データを再びＲＡＭ
３に格納する。その後、ＤＩＳＰ６に演算データ又は、
演算パラメータ等のデータ表示処理１４を行い、演算結
果を出力処理１５する。そして演算周期が完了すれば、
入力処理１１に戻り、前述の定められた動作を繰り返し
実行する。
ここにＲＡＭ３は、演算データ及び演算パラメータ値を
格納するメモリであるが、停電時にデータが消滅する揮
発性メモリであるため、装置供給電源の停電時には、次
の不具合が生じる。
格納するメモリであるが、停電時にデータが消滅する揮
発性メモリであるため、装置供給電源の停電時には、次
の不具合が生じる。
１）演算パラメータ値が変化してしまい、装置供給電源
の復帰後は演算装置として機能しなくなってしまう。
の復帰後は演算装置として機能しなくなってしまう。
２）演算データの中でも、積算データ等のように装置供
給電源の停電時も保持する必要があるデータがあり、不
都合を生じる。
給電源の停電時も保持する必要があるデータがあり、不
都合を生じる。
そのため、電池を組込んだＲＡＭバックアップ用電源７
及び、停電時にＲＡＭ３への供給電圧が動作保証電圧以
下になる前に、停電を検出しＲＡＭバックアップ用電源
７に切換える停電検出付電源切換機構８を具備し、装置
供給電源の停電に備えている。
及び、停電時にＲＡＭ３への供給電圧が動作保証電圧以
下になる前に、停電を検出しＲＡＭバックアップ用電源
７に切換える停電検出付電源切換機構８を具備し、装置
供給電源の停電に備えている。
なお、ＲＡＭ３の替わりに、近年開発、製品化されたメ
モリバックアップ用電源を必要としない電気的に消去書
込みが可能な不揮発性メモリ（以後ＥＥＰＲＯＭと称す
）を用いる方法が考えられるが、現在のＥＥＰＲＯＭの
実績では、データ書込み完了後のデータ保持時間が数年
と短く、また、演算装置運転中に外来ノイズ等でデータ
が変化する恐れかあるため、連続プロセス計装システム
用の機器には、現在採用されるに至っていない。
モリバックアップ用電源を必要としない電気的に消去書
込みが可能な不揮発性メモリ（以後ＥＥＰＲＯＭと称す
）を用いる方法が考えられるが、現在のＥＥＰＲＯＭの
実績では、データ書込み完了後のデータ保持時間が数年
と短く、また、演算装置運転中に外来ノイズ等でデータ
が変化する恐れかあるため、連続プロセス計装システム
用の機器には、現在採用されるに至っていない。
上記従来技術には、以下の欠点があった。
１、電池を組込んだＲＡＭバックアップ用電源及び停電
検出機能を有した電源切換機構が必要であるため、構成
が複雑かつ高価となる。
検出機能を有した電源切換機構が必要であるため、構成
が複雑かつ高価となる。
２、電池は有寿命品（数年）であるため定期的に交換す
る必要がある。このため保守性が悪い。
る必要がある。このため保守性が悪い。
３、ＲＡＭ３の代わりにＥＥＰＲＯＭを用いた場合、演
算パラメータ等のデータが外来ノイズ等で変化する恐れ
があり、かつデータ保持時間が短いため、信頼性の点で
問題がある。
算パラメータ等のデータが外来ノイズ等で変化する恐れ
があり、かつデータ保持時間が短いため、信頼性の点で
問題がある。
本発明は、上記欠点を解決するために成されたものであ
り、その目的は、構成が簡単で小形化でき、保守性にも
優れ、かつ信頼性の高い演算装置を安価に提供すること
にある。
り、その目的は、構成が簡単で小形化でき、保守性にも
優れ、かつ信頼性の高い演算装置を安価に提供すること
にある。
本発明の要点は、演算パラメータ及び停電時にも消滅し
ない演算データ格納用メモリとして、ＥＥＰＲＯＭを用
い、ＥＥＰＲＯＭのデータ保持時間及び外来ノイズ対策
として同一の演算パラメータ又は演算データをＥＥＰＲ
ＯＭの３個所のアドレスに書込み、演算周期毎にこの３
個所のアドレスのデータを読み出し比較し、１）３個所
のアドレスのデータがすべて等しければ、そのデータを
正常データとして処理し、２）２個所のアドレスのデー
タが等しく残り１個所のアドレスのみデータが異なった
ときは、等しい２アドレスのデータを正常データとし、
異なったデータのアドレスに正常データを修正再書込し
、３）３個所のアドレスのデータがすべて異なったとき
は、あらかじめ定められた異常処理をするようにした。
ない演算データ格納用メモリとして、ＥＥＰＲＯＭを用
い、ＥＥＰＲＯＭのデータ保持時間及び外来ノイズ対策
として同一の演算パラメータ又は演算データをＥＥＰＲ
ＯＭの３個所のアドレスに書込み、演算周期毎にこの３
個所のアドレスのデータを読み出し比較し、１）３個所
のアドレスのデータがすべて等しければ、そのデータを
正常データとして処理し、２）２個所のアドレスのデー
タが等しく残り１個所のアドレスのみデータが異なった
ときは、等しい２アドレスのデータを正常データとし、
異なったデータのアドレスに正常データを修正再書込し
、３）３個所のアドレスのデータがすべて異なったとき
は、あらかじめ定められた異常処理をするようにした。
ＥＥＰＲＯＭデータチエツク修正プログラム（以後２ｏ
ｕｔｏｆ３処理と称す）を導入した点にある。
ｕｔｏｆ３処理と称す）を導入した点にある。
ＥＥＰＲＯＭを用いることにより、ＲＡＭバックアップ
用電源、及び電源切換機構が不要となる。
用電源、及び電源切換機構が不要となる。
又、２ｏｕｔｏｆ３処理を行うことで、ＥＥＰＲＯＭの
データ保持時間及び外来ノイズに起因するデータ変化が
生じても正常データが再書込みされ修正する。
データ保持時間及び外来ノイズに起因するデータ変化が
生じても正常データが再書込みされ修正する。
この結果、データ変化が生じる毎にＥＥＰＲＯＭのデー
タ保持時間が次々と更新されることになり、ＥＥＰＲＯ
Ｍのデータ保持時間を懸念する必要がない。
タ保持時間が次々と更新されることになり、ＥＥＰＲＯ
Ｍのデータ保持時間を懸念する必要がない。
ここで、同−演算周期内に２ヶ以上のデータが変化した
場合には、修正書込みができないが、同−演算周期内に
２ヶ以上のデータが変化する確率は極めて低いため、実
用上問題はない。
場合には、修正書込みができないが、同−演算周期内に
２ヶ以上のデータが変化する確率は極めて低いため、実
用上問題はない。
以下、発明の実施例を図面を用いて説明する。
第１図は、本発明の特徴を最も良く表わしている・演算
装置の動作説明図、第２図は、ハードウェア構成図であ
る。
装置の動作説明図、第２図は、ハードウェア構成図であ
る。
第２図において、１は入力信号に所定の演算を施し出力
するＭＰＵ、２は所定の演算プログラムを格納した読出
し専用メモリＲＯＭ、３は演算用データを一時格納する
ためのランダムアクセスメモリＲＡＭ、４は装置供給電
源停電時に消滅不可の各種パラメータ値及び演算データ
を格納するため電気的に消去書込みが可能な不揮発性メ
モリＥＥＰＲＱＭ、５は演算パラメータを設定するため
の押しボタンスイッチＰＫＤ、６は演算データ又は演算
パラメータ値を表示する表示器ＤＩＳＰである。
するＭＰＵ、２は所定の演算プログラムを格納した読出
し専用メモリＲＯＭ、３は演算用データを一時格納する
ためのランダムアクセスメモリＲＡＭ、４は装置供給電
源停電時に消滅不可の各種パラメータ値及び演算データ
を格納するため電気的に消去書込みが可能な不揮発性メ
モリＥＥＰＲＱＭ、５は演算パラメータを設定するため
の押しボタンスイッチＰＫＤ、６は演算データ又は演算
パラメータ値を表示する表示器ＤＩＳＰである。
以上のように構成した第２図の演算装置の動作を第１図
を用いて説明する。まず最初に、入力信号及びＰＫＤ５
からの押しボタン入力を取込み、所定の入力処理１１を
行い、演算パラメータ値及び停電時に消滅不可の演算デ
ータをＥＥＰＲＯＭ ４に書き込み、前述以外の演算デ
ータをＲＡＭ３に書込む。このときＥＥＰＲＯＭ ４に
は、同一のデータを３個所のアドレス（Ａ、Ｂ、Ｃ）に
書込む。このときのデータを各々［Ａ］［Ｂ］Ｉ：Ｃ）
とする。次に、以下の２ｏｕｔｏｆ３処理１２を行う。
を用いて説明する。まず最初に、入力信号及びＰＫＤ５
からの押しボタン入力を取込み、所定の入力処理１１を
行い、演算パラメータ値及び停電時に消滅不可の演算デ
ータをＥＥＰＲＯＭ ４に書き込み、前述以外の演算デ
ータをＲＡＭ３に書込む。このときＥＥＰＲＯＭ ４に
は、同一のデータを３個所のアドレス（Ａ、Ｂ、Ｃ）に
書込む。このときのデータを各々［Ａ］［Ｂ］Ｉ：Ｃ）
とする。次に、以下の２ｏｕｔｏｆ３処理１２を行う。
１）３個所のアドレスのデータがすべて等しい時（〔Ａ
）＝ ＣＢ）＝ 〔Ｃ）のとき）は、そのデータを正常
データとして演算処理プログラム１３へ進む。２）２個
所のアドレスのデータが等しく残り１個所のアドレスの
データのみが異なった時（（Ａ）＝ （Ｂ）≠［：Ｃ］
、 〔Ａ）≠〔Ｂ〕＝〔Ｃ〕又は（Ａ）＝ 〔Ｃ）≠
〔Ｂ〕のとき）は、等しい２個所のアドレスのデータを
正常データとし、異なった１個所のアドレスのデータを
正常データに修正書込みし、演算処理プログラム１３へ
進む。３）３個所のアドレスのデータがすべて異なった
とき（〔Ａ〕≠［Ｂ］≠〔Ｃ〕）は、あらかじめ定めら
れた異常処理を行う。ここに、同一演算周期にＥＥＰＲ
ＯＭ ４のデータが２ヶ以上変化する確率は非常に低い
ためこの２ｏｕｔｏｆ３処理１２による修正書込みを行
えば、データ保持時間に起因するデータ変化を考慮する
必要が殆んどなくなる。
）＝ ＣＢ）＝ 〔Ｃ）のとき）は、そのデータを正常
データとして演算処理プログラム１３へ進む。２）２個
所のアドレスのデータが等しく残り１個所のアドレスの
データのみが異なった時（（Ａ）＝ （Ｂ）≠［：Ｃ］
、 〔Ａ）≠〔Ｂ〕＝〔Ｃ〕又は（Ａ）＝ 〔Ｃ）≠
〔Ｂ〕のとき）は、等しい２個所のアドレスのデータを
正常データとし、異なった１個所のアドレスのデータを
正常データに修正書込みし、演算処理プログラム１３へ
進む。３）３個所のアドレスのデータがすべて異なった
とき（〔Ａ〕≠［Ｂ］≠〔Ｃ〕）は、あらかじめ定めら
れた異常処理を行う。ここに、同一演算周期にＥＥＰＲ
ＯＭ ４のデータが２ヶ以上変化する確率は非常に低い
ためこの２ｏｕｔｏｆ３処理１２による修正書込みを行
えば、データ保持時間に起因するデータ変化を考慮する
必要が殆んどなくなる。
後は、前述の従来例と同様の、演算処理１３．データ表
示処理１４．出力処理１５を行い、演算周期が完了すれ
ば入力処理１１に戻り、前述の定められた動作を繰り返
し実行する。
示処理１４．出力処理１５を行い、演算周期が完了すれ
ば入力処理１１に戻り、前述の定められた動作を繰り返
し実行する。
以上説明した本発明の効果は次の通りである。
１、メモリとしてＥＥＰＲＯＭを用いるため、電池を組
込んだＲＡＭバックアップ用電源及び、停電検出機能を
有した電源切換機構が不要である。このため構成が簡単
になり小形化かつ安価になる。
込んだＲＡＭバックアップ用電源及び、停電検出機能を
有した電源切換機構が不要である。このため構成が簡単
になり小形化かつ安価になる。
２、有寿命品である電池を使用しないため、保守性に優
れる。
れる。
３、外来ノイズ等で１アドレスのデータが変化しても、
２ｏｕｔｏｆ３処理により修正されるためデータ保持時
間も実用上半永久的に延長されることになり信頼性が大
幅に向上する。
２ｏｕｔｏｆ３処理により修正されるためデータ保持時
間も実用上半永久的に延長されることになり信頼性が大
幅に向上する。
前記実施例においては、２ｏｕｔｏｆ３処理を演算周期
毎に実施するとして説明したが、この限りではない。Ｍ
ＰＵ内部タイマー等による割込処理で２ｏｕｔｏｆ３処
理を行う演算装置においても適用できる。また、前記実
施例においては、データ書込みアドレス及び読出し比較
データを３つとして説明したが、この限りではない。デ
ータ書込アドレ ス及び読出し比較データを３つ以上の
複数としたものについても適用できることはもちろんで
ある。
毎に実施するとして説明したが、この限りではない。Ｍ
ＰＵ内部タイマー等による割込処理で２ｏｕｔｏｆ３処
理を行う演算装置においても適用できる。また、前記実
施例においては、データ書込みアドレス及び読出し比較
データを３つとして説明したが、この限りではない。デ
ータ書込アドレ ス及び読出し比較データを３つ以上の
複数としたものについても適用できることはもちろんで
ある。
この場合、信頼性がさらに向上する。
かくの如く、本発明によれば、従来例の欠点を解決でき
る小形で、保守性に優れ、かつ信頼性の高い演算装置を
安価に実限でき、初期の目的のすべてを達成できる。
る小形で、保守性に優れ、かつ信頼性の高い演算装置を
安価に実限でき、初期の目的のすべてを達成できる。
（１，０）
第１図は本発明に係る演算装置の動作説明図、第２図は
本発明に係る演算装置のハードウェア構成図、第３図は
従来の演算装置のハードウェア構成図、第４図は従来の
演算装置の動作説明図である。
本発明に係る演算装置のハードウェア構成図、第３図は
従来の演算装置のハードウェア構成図、第４図は従来の
演算装置の動作説明図である。
Claims (1)
- １、各種データを一時格納するための読出し書込みが可
能なランダムアクセスメモリ（ＲＡＭ）と、内部設定変
数など電源断時消滅不可の演算データを格納した電気的
に消去、書込みが可能な不揮発性メモリ（ＥＥＰＲＯＭ
）と、前記演算データと入力信号との間に所定の演算を
施すマイクロプロセッサを具備した演算装置において、
前記演算データ毎に前記ＥＥＰＲＯＭの３つ以上の複数
アドレスに同一データを書込み記憶し、前記演算装置の
演算周期毎又は内部タイマー等による割込処理で前記ア
ドレスから読出した前記３つ以上の複数アドレスのデー
タを前記ＲＡＭで比較し、いずれかのアドレスのデータ
が異なつている場合には残りのアドレスの等しいデータ
を前記異なるデータのアドレスに書込み、常に前記複数
アドレスのデータすべてが等しくなるようなデータ修正
プログラム処理機能を具備したことを特徴とする演算装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285370A JPH01128147A (ja) | 1987-11-13 | 1987-11-13 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285370A JPH01128147A (ja) | 1987-11-13 | 1987-11-13 | 演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128147A true JPH01128147A (ja) | 1989-05-19 |
Family
ID=17690667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285370A Pending JPH01128147A (ja) | 1987-11-13 | 1987-11-13 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128147A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321140U (ja) * | 1989-07-11 | 1991-03-01 | ||
| JPH04270433A (ja) * | 1991-02-26 | 1992-09-25 | Matsushita Electric Ind Co Ltd | Ｅｅｐｒｏｍのデータ変化訂正方法 |
| JP2011248654A (ja) * | 2010-05-27 | 2011-12-08 | Mitsutoyo Corp | 情報処理方法 |
-
1987
- 1987-11-13 JP JP62285370A patent/JPH01128147A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321140U (ja) * | 1989-07-11 | 1991-03-01 | ||
| JPH04270433A (ja) * | 1991-02-26 | 1992-09-25 | Matsushita Electric Ind Co Ltd | Ｅｅｐｒｏｍのデータ変化訂正方法 |
| JP2011248654A (ja) * | 2010-05-27 | 2011-12-08 | Mitsutoyo Corp | 情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01128147A (ja) | 演算装置 | |
| US20130055017A1 (en) | Device and method for restoring information in a main storage unit | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH05276560A (ja) | 給湯器のリモコンにおける瞬停時のデータ記憶方法 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPH06348535A (ja) | 異常発生履歴記憶装置 | |
| JPH0126086B2 (ja) | ||
| JPH05265881A (ja) | 不揮発性メモリの書込保護回路と書込保護方法 | |
| RU2272317C1 (ru) | Электронная вычислительная машина | |
| JPH0728712A (ja) | 記憶装置 | |
| JPS5833758A (ja) | プログラマブル・コントロ−ラ | |
| JPS635781B2 (ja) | ||
| JP3641613B2 (ja) | 内燃機関のデータ保持装置 | |
| JPS60258623A (ja) | マイクロコンピユ−タ | |
| JPS63279311A (ja) | 情報処理装置 | |
| JPH01158314A (ja) | 電子式計器 | |
| SU622173A1 (ru) | Оперативное запоминающее устройство с блокировкой неисправных элементов пам ти | |
| JPH06187140A (ja) | 処理装置 | |
| JPH0311040B2 (ja) | ||
| JP3433953B2 (ja) | Ｅｅ−ｐｒｏｍ自己診断方法 | |
| JPS61141060A (ja) | デ−タ記憶装置 | |
| JP2674894B2 (ja) | 情報処理装置 | |
| JPS62286142A (ja) | 揮発性メモリの記憶内容破壊検出方法 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPS608962A (ja) | 記憶情報一時障害検出方式 |