JPH01125668A

JPH01125668A - 並列相互相関器

Info

Publication number: JPH01125668A
Application number: JP62236194A
Authority: JP
Inventors: Eimatsu Moriyama; 栄松守山
Original assignee: YUUSEISHIYOU TSUSHIN SOGO KENKIYUUSHIYOUCHIYOU; Communications Research Laboratory
Current assignee: YUUSEISHIYOU TSUSHIN SOGO KENKIYUUSHIYOUCHIYOU; National Institute of Information and Communications Technology
Priority date: 1987-09-22
Filing date: 1987-09-22
Publication date: 1989-05-18
Anticipated expiration: 2010-01-30
Also published as: JPH077384B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の属する技術分野本発明は、計算時間の短い相互相関器に関するものであ
る。

（２）従来の技術通常、相互相関を計算する場合は信号をディジタル化し
た後、ディジタル信号処理技術を用いて計算する場合が
多い。相関を計算する信号が既知の場合、ディジタル信
号処理技術を用いた相互相関器は計算時間を理論的には
０にすることが可能であるが、実際の装置では、ディジ
タル信号処理素子の処理遅延のためアナログ方式のスラ
イディング相関器に比較して計算時間が長い。このため
、高速の信号処理を必要とする用途には、適用できない
。また高い信号対雑音比（以下ｒＳ／Ｎ」と略記する。

）を必要とする場合には量子化ビット数は量子化雑音を
低減するため多くする必要がある。これが計算速度の低
下とハードウェアコストの上昇をもたらす。

一方、スライディング相関方式の相互相関器はその構１
成要素の中に積分器があるため、その積分時間よりも計
算時間を短くすることは理論的にできない。しかし相関
器を並列に複数用いることにより計算時間を短縮するこ
とが可能である。この場合具体的に−どのように相関器
を配置し、どの信７号をどの相関器に人出力するかが装
置実現の鍵となるリ　　　　　　　　　　　　　　　　
゛第１図は通常のスライディング相関器のブロック図で
あって、１は相関器入力信号、２はスライディングする
参照信号を発生する参照信号発生器、３は乗算器、４は
積゛分器である。この゛相間器では参照信号のスライデ
ィングに伴い参照信号の１周期にわたる相互相関値が積
分器４から出力される。

参照信号と相関のある成分を雑音とともに含む入力信号
と、参照信号との間の相互相関をとる場合などは、参照
信号のスライディング速度を低下させるとともに、積分
器４の積分時間を長くすることにより相関器出力の雑音
を低減できる。しかしこの場合、積分時間を長くしたた
め計算時間は長くなる。また入力信号の状態変化が激し
いとき、スライディング１周期ごとの標本化では相互相
関値の変化が激しいため正確な相互相関値を得られない
場合がある。

（３）発明の目的本発明ではこれらの欠点を除去するため、Ｎｕのスライ
ディング相関器を用い、参照信号のスライディング速度
を変化させることなく、各相関器に入力する参照信号の
スライディング速度を変化できるようＮ個の相関器参照
信号入力に記憶素子又は遅延素子等と切替え回ｉ等を付
加するとともに、Ｎ個の相関器の積分時間を変化したス
ライディング速度に対応す５るように調整し、Ｎ個の相
関器出力をマルチプレクサ等により参照信号のスライデ
ィング速度に合わせて切り替え、出力することにより、
相互相関値が高い信号対雑音比で高速かつ容易に得られ
る並列相互相関器を構成したものである。

（４）発明の構成及び作用以下、第２図によって本発明の詳細な説明する。

説明の都合上、相関器数ＮをＮ＝４としているが本発明
ではＮの値を任意に大きくすることが可能である。第２
図は本発明の一実施例を示す概念構成図であって、１０
は相関器入力信号、１１はスライディングする参照信号
を発生する参照信号発生器、１００はマルチプレクサ１
．１０１はマルチプレクサ１の第１入力、１０２はマル
チプレクサ１の第２入力、１０３はマルチプレクサ１の
第３入力、１０４はマルチプレクサ１の第４入力、１０
５はマルチプレクサ１の出力、１０６はマルチプレクサ
１の切替え制御信号入力、２００はマルチプレクサ２．
２０１はマルチプレクサ２の第１入力、２０２はマルチ
プレクサ２の第２入力、２０３はマルチプレクサ２の第
３入力、２０４はマルチプレクサ２の第４入力、２０５
はマルチプレクサ２の出力、２０６はマルチプレクサ２
の切り替え制御信号入力、３００はマルチブレ２す３．
３０１はマルチプレクサ３の第１入力、３０２はマルチ
プレクサ３の第２入力、３０３はマルチプレクサ３の第
３入力、３０４はマルチプレクサ３の第４入力、３０５
はマルチプレクサ３の出力、３０６はマルチプレクサ３
の切替え制御信号入力、４００はマルチプレクサ４．４
０１はマルチプレクサ４の第１入力、４０２はマルチプ
レクサ４の第２入力、４０３はマルチプレクサ４の第３
入力、４０４はマルチプレクサ４の第４入力、４０５は
マルチプレクサ４の出力、４０６はマルチプレクサ４の
切替え制御信号入力、５００は４段の遅延素子、５０１
は遅延素子の１段目出力、５０２は遅延素子の２段目出
力、５０３は遅延素子の３段目出力、５０４は遅延素子
の４段目出力、６００は相関器１，６０１は乗算器、６
０２は積分器、７０・０は相関器２．７０１は乗算器、
７０２は積分器、８００は相関器３．８０１は乗算器、
８０２は積分器、９００は相関器４．９０１は乗算器、
９０２は積分器、１０００は相関器入力切替えマルチプ
レクサ制御信号発生用２ビ・シト２進アップカウンタ１
．１０１０は２進アップカウンタ１クロツク入力、１０
２０は２進アツプカウンタ１出力、１１００は積分器出
力切替えマルチプレクサ１１．１１１０は２進アツプカ
ウンタ２出力、１１２０は積分器出力切り替えマルチプ
レクサ制御信号発生用２ビツト２進ア・ンブカウンタ２
．１１３０は２進ア・ンプカウンタ２クロック入力、１
２００は並列相互相関器出力である。

マルチプレクサ１、マルチプレクサ２、マルチプレクサ
３、マルチプレクサ４及び、マルチプレクサ１０はそれ
ぞれ４入力１出力で、マルチプレクサ切替え制御信号が
２進で「００」のときマルチプレクサの第１入力がマル
チプレクサから出力され、「０１」のとき第２入力が、
「１ｏ」のとき第３入力が、「１１」のとき第４入力が
それぞれ出力される。

４段の遅延素子５００と、マルチプレクサ１００．２０
０．３００．４００間は、遅延素子の１段目出力５０１
とマルチプレクサ入力１０１．２０４．３０３．４０２
を、遅延素子の２段目出力５０２とマルチプレクサ入力
１０２．２０１．３０４．４０３を、遅延素子の３段目
出力５０３とマルチプレクサ入力１０３．２０２．３０
１．４０４を、遅延素子の４段目出力５０４とマルチプ
レクサ入力１０４．２０３．３０２．４０１を、接続す
る。ここで、参照信号発生器１１では参照信号のスライ
ディングを参照信号に参照信号の一部を周期的に割り込
ませることにより実現するものとする。

４回の参照信号の割り込みに対し、２進アップカウンタ
１クロツク入力１０１０の３回のパルス入力と、２進ア
ップカウンタ２クロツク入力１１３０の４回のパルス入
力により、並列相互相関器出力１２００かも信号を得る
場合、参照信号発生器１１の４回の参照信号の割り込み
に対しマルチプレクサ出力１０５．２０５．３０５．４
０５には参照信号が１回割り込まれた信号と等価な信号
が出力される。このため、この１回の割り込み周間に同
期して積分器６０２．７０２．８０２．９０２の積分と
リセットを位相をずらして繰り返すことにより各相関器
６００．７００，８００．９００は１回の参照信号の割
り込みによる相関と等価な動作を並列に行う。さらに、
参照信号の４回の割り込みに対応し、各相関器の積分器
のリセット直前の値を積分器出力切替えマルチプレクサ
１１００により出力できるよう、２進アツプカウンタ２
出力１１１０の切替え速度と位相を２進アップカウンタ
２クロツク入力１１３ｏにより調整することにより、参
照信号の４回の割り込みに対応した速度で参照信号の１
回の割り込みに対応した相互相関の計算値が並列相互相
関器出力１２００より得られる。

本発明による並列相互相関器では、相関器の段数Ｎをに
倍にすると計算時間を同一に保ったまま参照信号の割り
込み回数を１／Ｋ、すなわち相互相関の計算長をに倍に
することができる。また逆に相互相関の計算長を同一に
保てば等価的に計算時間を１／Ｉ（倍にすることができ
る。

なお、相関器の段数がＮのときはＮ回の参照信号の割り
込みに対し、２進アップカウンタ１クロツク入力１０１
０のクロックパルスをＮ−１回、２進アップカウンタ２
クロツク入力１０３０のクロックパルスをＮ回、各相間
器の積分器の積分とリセットを１回とすることにより、
Ｎ回の割り込みに対応した速度で並列相互相関器出力１
２００が得られる。また、マルチプレクサと相関器間の
結線の変更により２進アツプカウンタ１と２進アツプカ
ウンタ２をダウンカウンタに置き換えることができる。

（５）発明の効果以上述べたように、本発明による並列相互相関器では、
その相互相関信号の出力形式が通常のスライディング相
関器とほぼ同様である。このため従来まで用いられてい
たスライディング相関器を本発明による並列相互相関器
に簡単に置き換えることができる。また相関、器の段数
Ｎは必要に応じて任意に大きくできるなど、相互相関器
の設計・構成する場合の自由度が高い。

本発明によれは、相互相関の計算時間を必要に応じて任
意かつ大幅に低減できるため、相互相関器の一種である
、スペクトルアナライザ、レーダー、相関受信機等の測
定器、通信機等に広く応用することにより高性能な装置
を実現でき、その効果は大なるものである。

【図面の簡単な説明】

第１図は通常のスライディング相関器のブロック図であ
って、１は相関器入力信号、２はスライディングする参
照信号を発生する参照信号発生器、３は乗算器、４は積
分器である。第２図は本発明の一実施例を示す概念構成図である。図
中の１０は相関器入力信号、１１はスライディングする
参照信号を発生する参照信号発生器、１００はマルチプ
レクサ１．１０１はマルチプレクサ１の第１入力、１０
２はマルチプレクサｌの第２入力、１０３はマルチプレ
クサ１の第３入力、１０４はマルチプレクサ１の第４入
力、１０５はマルチプレクサｌの出力、１０６はマルチ
プレクサ１の切替え制御信号入力、２００はマルチプレ
クサ２．２０１はマルチプレクサ２の第１入力、２０２
はマルチプレクサ２の第２入力、２０３はマルチプレク
サ２の第３入力、２０４はマルチプレクサ２の第４入力
、２０５はマルチプレクサ２の出力、２０６はマルチプ
レクサ２の切り替え制御信号入力、３００はマルチプレ
クサ３．３０１はマルチプレクサ３の第１入力、３０２
はマルチプレクサ３の第２入力、３０３はマルチプレク
サ３の第３入力、３０４はマルチプレクサ３の第４入力
、３０５はマルチプレクサ３の出力、３０Ｇはマルチプ
レクサ３の切替え制御信号入力、４００はマルチプレク
サ４．４０１はマルチプレクサ４の第１入力、４０２は
マルチプレクサ４の第２入力、４０３はマルチプレクサ
４の第３入力、４０４はマルチプレクサ４の第４入力、
４０５はマルチプレクサ４の出力、４０６はマルチプレ
クサ４の切替え制御信号入力、５００は４段の遅延素子
、５０１は遅延素子の１段目出力、５０２は遅延素子の
２段目出力、５０３は遅延素子の３段目出力、５０４は
遅延素子の４段目出力、６００は相関器１．６０１は乗
算器、６０２は積分器、７００は相関器２．７０１は乗
算器、７０２は積分器、８００は相関器３．８０１は乗
算器、８０２は積分器、９００は相関器４．９０１は乗
算器、９０２は積分器、１０００は相関器入力切替えマ
ルチブレク°す制御信号発生用２ビツト２進アツプカウ
ンタ１．１０１０は２進アップカウンタ１クロツク入力
、１０２０は２進ア・ンプカウンタ１出力、１１００は
積分器出力切り替えマルチプレクサ１１．１１１Ｏは２
進アツプカウンタ２出力、１１２０は積分器出力切替え
マルチプレクサ制御信号発生用２ビ・シト２進アップカ
ウンタ２．１１．３０は２進アップカウンタ２クロツク
入力、１２００は並列相互相関器出力である。マルチプレクサ１、マルチプレクサ２、マルチプレクサ
３、マルチプレクサ４及び、マルチプレクサ１０はそれ
ぞれ４入力１出力で、マルチプレクサ切り替え制御信号
が２進で「００」のときマルチプレクサの第１入力がマ
ルチプレクサから出力され、「０１」のとき第２入力が
、「１０」のとき第３入力が、「１１」のとき第４入力
がそれぞれ出力される。特許出願人　郵政省電波研究所長第１図

Claims

【特許請求の範囲】

相互相関器入力信号と参照信号との間の相互相関を計算
するＮ個のスライディング相関器において、参照信号の
スライディング速度を変化させることなく、各相間器に
入力する参照信号のスライディング速度を変化できるよ
うＮ個の相関器参照信号入力に回路を付加し、Ｎ個の相
関器の積分時間を変化したスライディング速度に対応す
るように調整し、Ｎ個の相関器出力を参照信号のスライ
ディング速度に合わせて切り替え、出力することにより
、相互相関値が高い信号対雑音比で高速かつ容易に得ら
れることを特徴とする並列相互相関器。