RU2007856C1

RU2007856C1 - Демодулятор

Info

Publication number: RU2007856C1
Authority: RU
Inventors: О.В. Грибачев; Ю.Л. Беньяш; А.В. Череватый; И.Б. Блинов
Original assignee: Московский Институт Инженеров Железнодорожного Транспорта
Priority date: 1992-02-03
Filing date: 1992-02-03
Publication date: 1994-02-15

Abstract

Изобретение относится к измерительной технике, может быть использовано в измерительных усилителях и преобразователях и позволяет повысить быстродействие и точность измерения при демодуляции. Демодулятор содержит n идентичных каналов, каждый из которых включает в себя последовательно соединенные интегратор 2, блок 3 памяти и ключ 4, а также блок 7 управления, входную 5 и выходную 6 шины. 2 ил.

Description

Изобретение относится к измерительной технике и может быть использовано в устройствах автоматики, а именно в измерительных усилителях и преобразователях.

Известен синхронный детектор, содержащий два объединенных по входу идентичных канала, каждый из которых состоит из последовательно соединенных интегратора, ключа, неуправляемого элемента памяти. Выходы этих каналов подключены к дифференциальным входам усилителя [1] .

Этот детектор позволяет демодулировать широтно-модулированный сигнал.

Известен фазочувствительный детектор, содержащий две цепи из последовательно соединенных ключей и интегратора, а также блок управления в виде временного распределителя [2] .

Он позволяет произвести демодуляцию сигнала, однако не обладает быстродействия, так как выходной сигнал отстает от информации во входном сигнале на несколько тактов. Потеря быстродействия приводит и к потери точности измерения.

Цель изобретения - повышение быстродействия и точности измерения.

Для этого в известный демодулятор, содержащей два объединенных по входу и выходу идентичных канала, каждый из которых состоит из интегратора, ключа, а также блока управления, выходы которого связаны с управляющими входами интеграторов и ключей первого и второго каналов, выходы ключей объединены и соединены с выходной шиной, введены блоки памяти, включенные между соответствующими интеграторами и ключами, число каналов не меньше двух и равно n, входы интеграторов объединены и соединены с входной шиной, первый прямой выход блока управления подключен к управляющему входу интегратора первого канала, первый инверсный выход подключен к управляющему входу блока памяти ключа первого канала, первый ключевой выход, предназначенный для управления ключа, подключен к управляющему входу ключа первого канала, n-й прямой выход блока управления подключен к управляющему входу интегратора n-го канала, n-й инверсный выход подключен к управляющему входу блока памяти n-го канала, n-й ключевой выход подключен к управляющему входу ключа n-го канала.

Благодаря этому демодуляция входного сигнала производится за меньшее число тактов и производится с меньшей задержкой, что приводит к повышению быстродействия и точности измерений.

На фиг. 1 приведена схема предлагаемого демодулятора; на фиг. 2 - схема управления демодулятора.

Демодулятор содержит n идентичных каналов 1: 1, . . . , (n - 1); n. Каждый канал включает в себя цепь из последовательно соединенных интегратора 2, блока 3 памяти и ключа 4, входы интеграторов объединены и подключены к входной шине 5, выходы ключей объединены и подключены к выходной шине 6. Блоки 3 памяти выполнены в виде элементов выборки и хранения. Блок 7 управления имеет 3 n выходов, причем 1-й прямой выход которого подключен к управляющему входу интегратора 1-го канала, 1-й инверсный выход - к управляющему входу блока памяти 1-го канала, 1-й ключевой выход - к управляющему входу ключа 1-го канала; (n - 1)-й прямой выход блока управления - к управляющему входу интегратора (n - 1)-го канала, (n - 1)-й инверсный выход - к управляющему входу блока памяти (n - 1)-го канала, (n - 1)-й ключевой выход - к управляющему входу ключа (n - 1)-го ключа, n-й прямой выход блока управления - к управляющему входу интегратора n-го канала, n-й инверсный выход - к управляющему входу блока памяти n-го канала, а n-й ключевой выход - к управляющему входу ключа n-го канала.

Работает демодулятор следующим образом.

Цикл его работы состоит из n одинаковых тактов. Каждый такт обрабатывается своим каналом.

Каждый такт работы интегратора и блока памяти состоит из двух полутактов. В первом полутакте интегрирование производит интегратор 2, а его выходной сигнал отслеживает блок 3 памяти. Во втором полутакте интегратор находится в сброшенном состоянии, а его блок памяти хранит последний сигнал интегратора в первом полутакте. Сигнал открытия ключа поступает на него во втором такте на время, равное длительности такта.

Работа каналов отличается друг от друга только сдвигом начала тактов относительно друг друга на время, равное длительности такта.

Схема управления демодулятора содержит блок-генератор 8 тактовых импульсов, распределитель 9 импульсов на n каналов, формирователи 10 сигналов для 1-го, 2-го, . . . , n-го каналов, двухвходовые схемы И 11 и 12 в каждом формирователе.

Схема работает следующим образом.

Блок-генератор 8 формирует прямоугольные импульсы со скважностью два и имеет два выхода: прямой и инверсный. Управление осуществляется от синхроимпульсов f_си исходного входного сигнала в демодуляторе. Блок-генератор 8 - умножитель частоты синхроимпульсов по закону 2^o˙ f_си˙ n. Схема умножителя частоты 2_fси типовая. Закон 2f_си˙ n реализуется из указанных типовых схем, включенных друг за другом. Количество их равно n. От сигналов прямого выхода переключается распределитель 9 на n выходов - каналов. Сигналы каждого выхода поступают на входы двух схем И 11 и 12. Вторые входы их подключены к прямому и инверсному выходам блок-генератора.

За один период (такт) работы блок-генератора 8 формируется сигнал на одном выходе распределителя 9. Для первого канала управления имеем: схема И 11 формирует импульс продолжительностью, равной первой половине такта генератора 8, а схема И 12 - соответственно импульс продолжительностью, равной второй половине такта блока-генератора 8. Ключевой выход К₁ формируется как сигнал с второго выхода распределителя 9. Для n-го канала управления имеем: схема И 11 формирует импульс управления на первой половине n-го такта, а схема И 12 - импульс управления во второй половине n-го такта. Ключевой выход К_п формируется от сигнала с первого выхода распределителя 9.

В предлагаемом демодуляторе выходной сигнал отслеживает входной сигнал с задержкой в один такт, и не происходит пропуска тактов. Благодаря этому еще более повышается быстродействие демодулятора, так как изменения входного сигнала могут быть переданы на выход с задержкой, которая в n раз меньше периода входного сигнала.

Демодулятор может быть использован для демодуляции широтно-импульсного сигнала в широком спектре частот и для фильтрации от посторонних высокочастотных составляющих. (56) Авторское свидетельство СССР N 1352613, кл. H 03 D 3/18, 1987.

Авторское свидетельство СССР N 567199, кл. H 03 D 3/18, 1973.

Claims

ДЕМОДУЛЯТОР, содержащий два объединенных по входу и выходу идентичных канала, каждый из которых состоит из интегратора и ключа, а также блок управления, выходы ключей объединены и соединены с выходной шиной, отличающийся тем, что в него введены n - 2 идентичных первому канала, а в каждый канал введен блок памяти, включенный между интегратором и ключом, входы интеграторов n каналов объединены и соединены с входной шиной, 1, 2, . . . , n-й прямой выход блока управления подключен к управляющему входу интегратора соответственно 1, 2, . . . , n-го канала, 1, 2, . . . , n-й инверсный выход - к управляющему входу блока памяти 1, 2, . . . , n-го канала, 1, 2, . . . , n-й ключевой выход подключен к управляющему входу ключа 1, 2, . . . , n-го канала, вход блока управления соединен с входной шиной.