JPS5927123B2 - 擬似雑音信号発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明は擬似雑音信号発生装置において、雑音スペクト
ル帯域幅を連続的に大幅に変化させることができ、しか
も超低周波の擬似雑音信号の発生を可能とする装置に関
する。

ｎ段のシフトレジスタとシフトレジスタｎ段目出力から
の帰還を含む適当な帰還回路を持つＰＮ符号発生回路に
クロックパルスを送り込むことにより、１ノーケンス長
が２−１個となるＭ系列の符号列が得られ、この符号列
の繰返しは、クロック周波数をｆｃとすると、電カスベ
クトル間隔ｆｅ／（２−１）でｆ ｅ ／ ２０程度ま
で０．０３６ｄＢ以内の偏差の電カスベクトルを呈する
ことが知られている。

このことがらｎを十分太きく（ｎ＝１５〜２０）してス
ペクトル密度をあげ、クロック周波数のｌ／２０以下の
電カスベクトルを低域フィルタで取り出すことにより擬
似雑音信号とすることができる。

従来の周波数帯域可変擬似雑音信号発生装置では、シフ
トレジスタ列とシフトレジスタ各段の出力を合成する１
つの合成回路からなるデジタル低域フィルタと、クロッ
ク周波数成分を除去するアナログ低域フィルタにより擬
似雑音信号を取り出していたため、クロック周波数を変
化することによりデジタル低域フィルタのしゃ断周波数
を連続的に可変できるが、アナログ低域フィルタのしゃ
断周波数はクロック周波数の１／２０以上でクロック周
波数を十分減衰できるものでなければならないため理想
的なアナログ低域フィルタが得られたとしても連続可変
範囲は２０倍が限度であった。

また超低周波のアナログ低域フィルタは構成素子定数が
大きくなり過ぎるため超低周波の擬似雑音信号を得るこ
とは容易ではなかった。

本発明はデジタル低域フィルタの出力波形が階段状とな
っているものをアナログ低域フィルタでスムーズ化する
代りにデジタル的に波形を補間して折線近似することに
よって前述の欠点を改善したもので、以下図面について
詳細に説明する。

第１図は本発明の実施例であって、１はクロックおよび
補間信号発生回路、２はクロック信号を受けてＰＮ符号
列を発生するＰＮ信号発生回路、３は前記ＰＮ符号列お
よびクロック信号を入力とするシフトレジスタ列、４お
よび５は前記シフトレジスタ列の各段に１段ずつずらせ
て接続され、各段の出力Ｑ１・・・Ｑ２９を合成する合
成回路、６はアナログスイッチ、７はアナログ低域フィ
ルタ、８は出力端子である。

またＣはクロック信号、Ｓは補間信号、ＰはＰＮ信号、
Ｗｏは合成回路４の出力信号、Ｗ、は合成回路５の出力
信号、Ｎｏは擬似雑音信号である。

第２図は第１図のクロックおよび補間信号発生回路１の
実施例を示したもので、１１は周波数可変発振回路、１
２は補間用発振回路、１３および１４はＮ逆パルスカウ
ンタ、１５はデジタルコンパレータである。

またＡは周波数可変発振回路１１で発生したパルス信号
、Ｂは補間用発振回路１２で発生したパルス信号である
。

周波数可変発振回路１１で発生したパルス信号ＡはＮ逆
パルスカウンタ１３に加えられてパルスカウントされる
と同時にＮ分周されてクロック信号Ｃが作られる。

また補間用発振回路１２で発生したパルス信号ＢはＮＪ
パルスカウンタ１４に加えられてパルスカウントされる
。

２つのＮ逆パルスカウンタ１３および１４のカウント数
がデジタルコンパレータ１５で比較されて補間信号Ｓが
作られるが、パルス信号Ａの周波数ｆＡに対してパルス
信号Ｂの周波数ｆＢが十分高いとすると、第３図に示す
ように一定周期ＴＳ（ＴＳ＝Ｎ／ｆＢ）を有し、かつク
ロック信号Ｃの一周期Ｔｃの間にその波形率が０から１
まで（または１から０まで）直線的に変化するパルス列
からなる補間信号Ｓが得られる。

第１図においてクロックおよび補間信号発生回路１で得
られたクロック信号Ｃをシフトレジスタ列からなるＰＮ
信号発生回路２に加えることによりＰＮＮ信号を作り、
このＰＮ信号をクロック信号Ｃによりシフトレジスタ列
３に送り込む。

合成回路４および５は共に、シフトレジスタ列３と協同
してしゃ断周波数がクロック周波数ｆｃの例えば１／２
０となるデジタル低域フィルタを構成するようにした公
知の合成回路であるが、本発明においては合成回路４は
シフトレジスタ列３の２番目から３９番目までの出力に
接続しているのに対し、合成回路５はシフトレ・ジスタ
列３の１番目から３８番目までの出力に接続しであるた
め、第４図Ａ、Ｂかられかるように両者の出力波形は相
等しいが、合成回路５の出力Ｗ１は合成回路４の出力Ｗ
。

に対し、クロック信号Ｃの１クロック時間Ｔ ｃ （Ｔ
ｃ ＝ １ ／ ｆ ｃ ）だけ先行した電圧信号と
なる。

合成回路４および５の出力信号Ｗ。

およびＷ、をアナログスイッチ６に加え、クロックおよ
び補間信号発生回路１で得られた補間信号Ｓにより、信
号Ｗ。

からＷｌに重みを変えながら選択的に切替えてサンプリ
ングすれば−すなわち補間信号Ｓが０のときは信号Ｗ。

を、またそれが１のときは信号Ｗ１を通過させるように
サンプリングすれば、周波数ｆ ｓ （ｆ ５−＝１／
Ｔｓ ）の補間信号で十分な減衰が得られ、ｆ ｃ ／
２０以上にしゃ断周波数をもつアナログ低域フィルタ
７でスムーズ化することにより出力端子８に擬似雑音信
号Ｎ。

が得られる。出力端子８に得られた擬似雑音信号波形Ｎ
。

は超低周波域では第４図ＣおよびＤに示すようにクロッ
ク間隔ＴｃをＮ等分階段近似を行った波形となるためＮ
を十分大きくすれば折線近似を行ったスムーズな波形が
得られる。

またクロック周波数ｆｃを補間信号周波数ｆｓに近づけ
れば階段補間数は減少するがアナログ低域フィルタ７に
よるスムーズ化が働くためやはりスムーズな擬似雑音信
号波形が得られる。

このことからＮ逆パルスカウンタ１３および１４の分周
数Ｎを十分大きくし、アナログ低域フィルタ７の特性を
、補間信号周波数ｆｓで十分な減衰が得られるようにす
れば、クロック周波数を大幅に変化することにより擬似
雑音信号スペクトル帯域幅をアナログ低域フィルタ７の
しゃ断層波数から超低周波まで連続的に変化することが
できる。

また周波数可変発振回路１１の発振を停止することによ
り、擬似雑音信号の任意の点で停止させることも可能と
なった。

出力端子８に得られた擬似雑音信号は、この種従来装置
の場合さ同様クロック周波数を変化しても取り出してい
る電カスベクトルの本数は変化しないため周波数帯域幅
が変化しても平均電力は変化しない。

第１図において、シフトレジスタ列８を構成するシフト
レジスタはＰＮ信号発生回路２を構成するシフトレジス
タ列と一部または全部共用することができる。

またシフトレジスタ列３と合成回路４との接続およびシ
フトレジスタ列３と合成回路５との接続は、シフトレジ
スタ列の出力に対して１段ずつずらせた接続となってい
ることが本発明の特徴でありデジタル低域フィルタを構
成するための接続段数は３８段に限定されないのはもち
ろんである。

以上説明したように、本発明によれば擬似雑音信号の平
均電力を一定に保ったま２大幅に電カスベクトル帯域を
変化できるため、移動無線用フエーシ’、／り、シミュ
レータ（電子通信学会通信方式研究会Ｃ８−７４・９６
「移動無線用フェージング・シミュレータ」参照）にお
いて一定速度の走行シミュレーションだけでなく完全停
止を含んだ変速走行シミュレーションが可能となる。

【図面の簡単な説明】

第１図は本発明装置の一実施例のブロック図、第２図は
第１図のクロックおよび補間信号発生回路１の一実施例
のブロック図、第３図はクロック信号Ｃと補間信号Ｓの
関係を示す信号波形図、第４図は合成回路４の出力Ｗ。 １合成回路５の出力Ｗ１および擬似雑音信号出力Ｎ。 の関係および波形例を示す図である。 １・・・・・・クロックおよび補間信号発生回路、２・
・・・・・ＰＮ信号発生回路、３・・・・・・シフトレ
ジスタ列、４・−・・・合成回路、５・・・・・・合成
回路、６・・・・・・アナログスイッチ、７・・・・・
・アナログ低域フィルタ。

Claims (1)

1. 【特許請求の範囲】 １ り田ンク信号および補間信号を発生するクロックお
   よび補間信号発生回路と、前記クロック信号によりＰＮ
   符号列を発生するＰＮ信号発生回路と、前記ＰＮ符号列
   を前記クロック信号により順次移送してゆくｍ＋１段か
   らなるシフトレジスタ列と、前記シフトレジスタ列の１
   〜ｍ及び２〜ｍ＋１段の出力をそれぞれ合成するデジタ
   ル低域フィルタの機能を有するように構成された２つの
   合成回路と、前記補間信号の状態に対応して前記２つの
   合成回路の２つの出力信号Ｗ。 またはＷｌを選択的に切替えてサンプリングするアナロ
   グスイッチと、前記補間信号の周期成分を除去して擬似
   雑音信号スペクトルを出力するために前記アナログスイ
   ッチの出力に接続されたアナログ低域フィルタとを具備
   し、前記クロック信号のクロック周波数を変化すること
   により前記擬似雑音信号スペクトルの帯域幅を前記アナ
   ログ低域フィルタのしゃ断層波数から超低周波まで連続
   的に変化することができ、また前記クロック信号発生器
   の発振を停止することにより前記擬似雑音信号の任意の
   点で停止させることができるように構成された擬似雑音
   発生装置。