JPH01124158A - 光ディスク処理装置 - Google Patents
光ディスク処理装置Info
- Publication number
- JPH01124158A JPH01124158A JP62283460A JP28346087A JPH01124158A JP H01124158 A JPH01124158 A JP H01124158A JP 62283460 A JP62283460 A JP 62283460A JP 28346087 A JP28346087 A JP 28346087A JP H01124158 A JPH01124158 A JP H01124158A
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- sync pattern
- pattern
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 8
- 238000012545 processing Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 abstract description 18
- 238000012937 correction Methods 0.000 abstract description 17
- 238000001514 detection method Methods 0.000 abstract description 11
- 239000011159 matrix material Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B2020/1476—Synchronisation patterns; Coping with defects thereof
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光デイスク処理装置に関する。
従来の光デイスク処理装置では光デイスク媒体上に、記
録データにエラー訂正コードを付加し、インタリープを
施して、データ配列を行う手法をとシ、さらに、フェイ
ズロックループ回路の同期ずれに対して、丹同期パター
ンを利用していた。
録データにエラー訂正コードを付加し、インタリープを
施して、データ配列を行う手法をとシ、さらに、フェイ
ズロックループ回路の同期ずれに対して、丹同期パター
ンを利用していた。
従来例の#l戚を第5因に示す。この構成でろってもバ
ーストエラー訂正、フェイズロックループ回路の同期ず
れに対する再同期化も可能でおる。
ーストエラー訂正、フェイズロックループ回路の同期ず
れに対する再同期化も可能でおる。
上述した従来の光デイスク処理装置では、データ部の7
ンク・パターンの検出ができない場合や、誤検出をした
場合、データの開始位置が不明のため、エラー訂正用の
インターリーブ毎のデータ位置が不定とな夛、工2−訂
正能力が発揮できないで、データ・エラーとなる欠点が
あった。
ンク・パターンの検出ができない場合や、誤検出をした
場合、データの開始位置が不明のため、エラー訂正用の
インターリーブ毎のデータ位置が不定とな夛、工2−訂
正能力が発揮できないで、データ・エラーとなる欠点が
あった。
本発明の光デイスク処理装置は、畳き込みデータにエラ
ー訂正コードを付加し、光デイスク媒体上にインタリー
プを施してデータを配列し複数バイト毎に再同期パター
ンを挿入し、バーストルb訂正を可能とするエラー訂正
装置と、同期引込みパターンとデータとの境界を示すシ
ンクパターン及び再同期パターン挿入装置と、シンク拳
パターン、再同期パターン検出装置と、データの変復調
装置と、シリアルパラレル変換装置と、データ部、7ア
装置と、D iu Aコントローラ装置と、アドレス検
出装置と、マイクロプロセッサ装置と、シンク・パター
ン検出ウィンドータイミング装置と、データを一時保存
するレジスタ装置と、データ転送タイミング発生装置を
持つことを特徴とする。
ー訂正コードを付加し、光デイスク媒体上にインタリー
プを施してデータを配列し複数バイト毎に再同期パター
ンを挿入し、バーストルb訂正を可能とするエラー訂正
装置と、同期引込みパターンとデータとの境界を示すシ
ンクパターン及び再同期パターン挿入装置と、シンク拳
パターン、再同期パターン検出装置と、データの変復調
装置と、シリアルパラレル変換装置と、データ部、7ア
装置と、D iu Aコントローラ装置と、アドレス検
出装置と、マイクロプロセッサ装置と、シンク・パター
ン検出ウィンドータイミング装置と、データを一時保存
するレジスタ装置と、データ転送タイミング発生装置を
持つことを特徴とする。
次に本発明の実施例を図面を参照して説明する。
第1図は本発明の実施例の構成を示す。第1図でホスト
インターフェイス制御回wr1は信号線11:を通して
ホストシステム18よシ書込み命令を受け取ると、デー
タ・バス118を通して、マイクロ・プロセ、す17へ
その誉込み命令を転送する。
インターフェイス制御回wr1は信号線11:を通して
ホストシステム18よシ書込み命令を受け取ると、デー
タ・バス118を通して、マイクロ・プロセ、す17へ
その誉込み命令を転送する。
マイクロ・プロセッサ17はホストシステムからのデー
タを受け取るべく、データ転送要求をホストシステムに
出し、データ・バス112を通して、誉込みデータをデ
ータ・バッファ8へ取り込む。
タを受け取るべく、データ転送要求をホストシステムに
出し、データ・バス112を通して、誉込みデータをデ
ータ・バッファ8へ取り込む。
取り込まれるデータはエラー訂正回路2へも送られ乙。
マイクロ・プロセッサ17は、媒体にプリフォーマット
されたアドレス部の情報をアドレス検出回路15よシ受
け取り、指定されたセクタに対して、周期パターン・シ
ンク・パターン付加回路3.パラレル・シリアル変換4
.変調回路5゜再周期パターン(イレーガル・コード)
付加回路6を通して、データをフォーマツティング及び
変調してドライブ・インターフェイス制御回路7を経由
して、ドライブ19へ書込みデータを転送する。書込み
タイミングは、セクタ・マーク、シンク・パターン検出
回路13の出力を利用して制御する。畜き込み位置はウ
ィンド・タイミング制御回路16により、決定される。
されたアドレス部の情報をアドレス検出回路15よシ受
け取り、指定されたセクタに対して、周期パターン・シ
ンク・パターン付加回路3.パラレル・シリアル変換4
.変調回路5゜再周期パターン(イレーガル・コード)
付加回路6を通して、データをフォーマツティング及び
変調してドライブ・インターフェイス制御回路7を経由
して、ドライブ19へ書込みデータを転送する。書込み
タイミングは、セクタ・マーク、シンク・パターン検出
回路13の出力を利用して制御する。畜き込み位置はウ
ィンド・タイミング制御回路16により、決定される。
DMAコントローラ9は、データ・バッファ8のアドレ
スを制御する。
スを制御する。
次にホストシステム18から読取り命令を受けた場合は
、同様にマイクロ・プロセ、す17はアドレス検出回路
15を利用して、指定されたセクタへ位置決めしてデー
タをセクタ・マーク、シンク・パターン、リシンク−パ
ターン検出回路13゜復調回wr12.シリアル・パラ
レル変換回路11を通して、再生データを復調し、デー
タ・レジスタ10へデータを一時蓄える。このデータ・
レジスタlOのデータの転送はウィンドー・タイミング
制御回路16からのクィンドー信号115と検出口′N
r13からのシンク・パターンの仄出信号114によシ
データ転送制御回路14で決定される。
、同様にマイクロ・プロセ、す17はアドレス検出回路
15を利用して、指定されたセクタへ位置決めしてデー
タをセクタ・マーク、シンク・パターン、リシンク−パ
ターン検出回路13゜復調回wr12.シリアル・パラ
レル変換回路11を通して、再生データを復調し、デー
タ・レジスタ10へデータを一時蓄える。このデータ・
レジスタlOのデータの転送はウィンドー・タイミング
制御回路16からのクィンドー信号115と検出口′N
r13からのシンク・パターンの仄出信号114によシ
データ転送制御回路14で決定される。
次に第2図を参照してこの実施例におけるセクタ魯フォ
ーマットについて述べる。lセクタは犬別すると、ID
(プリフォーマット)部4.t、フラグ部41.データ
部42.ガードeバンド(バッファ)部43から偶成さ
れる。ID部に関しては信頼性向上のため、アドレス情
報の2M又は3重化が行われている。IDD40はセク
タ・マークSMと、同期引込みパターンVF(Jと、シ
ンク・パターン8YNCと、アドレス情報およびC几C
からなるIDとから#It成される。
ーマットについて述べる。lセクタは犬別すると、ID
(プリフォーマット)部4.t、フラグ部41.データ
部42.ガードeバンド(バッファ)部43から偶成さ
れる。ID部に関しては信頼性向上のため、アドレス情
報の2M又は3重化が行われている。IDD40はセク
タ・マークSMと、同期引込みパターンVF(Jと、シ
ンク・パターン8YNCと、アドレス情報およびC几C
からなるIDとから#It成される。
データ部に対しては、第3図に示す様な燐酸を採用し、
インターリーブを施すとともに、2タリ毎に1バイトの
再同期パターン54を配置する。データの膏込み順序は
データD0.DI、D、・・・・・・→D。
インターリーブを施すとともに、2タリ毎に1バイトの
再同期パターン54を配置する。データの膏込み順序は
データD0.DI、D、・・・・・・→D。
の順である。第3図において正常の読取り時は、データ
の始端を示すシンク番パターンを検出して、データ読取
りをデータDoから開始し、第3図のデータ・マトリ、
クス上で行毎にエラー訂正を行なう。この場合のデータ
転送タイミングチャートを第4図A乃至同図D(c示す
。データ部のシンク・パターン検出のためのクィンドー
信号115内でシンクパターンが検出されると、データ
・ストローブ信号113によシ即時にデータ・レジスタ
10よシ、エラー訂正回路2へ転送を開始する。
の始端を示すシンク番パターンを検出して、データ読取
りをデータDoから開始し、第3図のデータ・マトリ、
クス上で行毎にエラー訂正を行なう。この場合のデータ
転送タイミングチャートを第4図A乃至同図D(c示す
。データ部のシンク・パターン検出のためのクィンドー
信号115内でシンクパターンが検出されると、データ
・ストローブ信号113によシ即時にデータ・レジスタ
10よシ、エラー訂正回路2へ転送を開始する。
シンク・パターンに欠陥がありシンク・パターンを検出
できない場合を第4図E乃至同図Gに示す。ウィンドー
信号115a内でシンク・パターンを不検出の場合はウ
ィンドー−タイミング制御回路16は検出ウィンドー信
号115bを発生する。データ転送回路14はエラー訂
正回路2へ規定のダミー・データを転送し、次のりシン
クパターンを検出後は正規のデータを転送する。これに
よシシンクパターン不良時でも、第3図に示す、工2−
訂正マトリ、ジス上のデータ位置を正しく配置でき、ダ
ミー・データとして配置されたデータD、DI・・・・
・・I)tsはエラー訂正され、正しいデータがホスト
システムに転送可能となる。
できない場合を第4図E乃至同図Gに示す。ウィンドー
信号115a内でシンク・パターンを不検出の場合はウ
ィンドー−タイミング制御回路16は検出ウィンドー信
号115bを発生する。データ転送回路14はエラー訂
正回路2へ規定のダミー・データを転送し、次のりシン
クパターンを検出後は正規のデータを転送する。これに
よシシンクパターン不良時でも、第3図に示す、工2−
訂正マトリ、ジス上のデータ位置を正しく配置でき、ダ
ミー・データとして配置されたデータD、DI・・・・
・・I)tsはエラー訂正され、正しいデータがホスト
システムに転送可能となる。
第4図H乃至同図Jのタイムチャートは、シンク・パタ
ーンと第1リシンク−パターンを不検出の場合で17.
20バイ)+20バイトのダミーデータ転送によシ輿図
E乃至同図Gの場合と同様にエラー訂正可能となる。
ーンと第1リシンク−パターンを不検出の場合で17.
20バイ)+20バイトのダミーデータ転送によシ輿図
E乃至同図Gの場合と同様にエラー訂正可能となる。
第3図のデータ構成は10インタリープの例でアシ、各
行は104バイト(データ)+16ノくイ)(ECC)
により構成されてお9、各行に対してイレージヤ−訂正
を使用しなくとも8バイト(シンボル)の訂正が可能で
ある。
行は104バイト(データ)+16ノくイ)(ECC)
により構成されてお9、各行に対してイレージヤ−訂正
を使用しなくとも8バイト(シンボル)の訂正が可能で
ある。
以上、説明したように本発明は、シンクφノ(ターン不
検出時に、エラー訂正回路へのデータ転送としてダミー
・データを転送することにより、シンク・パターンの欠
陥による不検出時でも、データを正しく再生できる効果
がおる。
検出時に、エラー訂正回路へのデータ転送としてダミー
・データを転送することにより、シンク・パターンの欠
陥による不検出時でも、データを正しく再生できる効果
がおる。
第1図は本発明の実施例を示すブロック図、第2図は第
1図におけるセクター・フォーマ、トの構成図、第3図
は第2図中のデータ部の構成図、第4図は第1図の動作
を示すタイミングチャート、第5図は従来例のブロック
図である。 l・・・・・・ホスト・インターフェイス制御回路、2
・・・・・・エラー訂正回路、3・・・・・・同期パタ
ーン、シンク・パターン付加回路、4・・・・・・パラ
レル・シリアル変換回路、5・・・・・・変調回路、6
・・・・・・リシンク・パターン付加回路、7・・・・
・・ドライブ・インターフェイス制御回路、8・・・・
・・データーバッファ、9・・・・・・DMAコントロ
ーラ、10・・・・・・データ・レジス!、11・・・
・・・シリアル・パラレル変換回路、12・・・・・・
復調回路、13・・・・・・セクタ・マーク、シンク。 リシンク・パターン横出回路、14・・・・・・データ
転送制御回路、15・・・・・・アドレス検出回路、1
6・・・・・・ウィンドー〇タイミング制御回路、17
・・・・・・マイクロ・プロセッサ、18・・・・・・
ホストシステム、19・・・・・・ドライブ。 代理人 弁理士 内 原 晋
1図におけるセクター・フォーマ、トの構成図、第3図
は第2図中のデータ部の構成図、第4図は第1図の動作
を示すタイミングチャート、第5図は従来例のブロック
図である。 l・・・・・・ホスト・インターフェイス制御回路、2
・・・・・・エラー訂正回路、3・・・・・・同期パタ
ーン、シンク・パターン付加回路、4・・・・・・パラ
レル・シリアル変換回路、5・・・・・・変調回路、6
・・・・・・リシンク・パターン付加回路、7・・・・
・・ドライブ・インターフェイス制御回路、8・・・・
・・データーバッファ、9・・・・・・DMAコントロ
ーラ、10・・・・・・データ・レジス!、11・・・
・・・シリアル・パラレル変換回路、12・・・・・・
復調回路、13・・・・・・セクタ・マーク、シンク。 リシンク・パターン横出回路、14・・・・・・データ
転送制御回路、15・・・・・・アドレス検出回路、1
6・・・・・・ウィンドー〇タイミング制御回路、17
・・・・・・マイクロ・プロセッサ、18・・・・・・
ホストシステム、19・・・・・・ドライブ。 代理人 弁理士 内 原 晋
Claims (1)
- ホストシステムから書き込み命令を受け取り前記ホス
トシステムからの書込みデータを前記ホストシステムに
取り込む手段と、媒体にプリフォーマットされたアドレ
ス部の情報により、1セクタをID部、フラグ部、デー
タ部、およびガード・バンド部で構成し、前記データ部
に対しては、インターリーブを施すとともに、データの
始端を示すシンクパターンのほかに複数列ごとに再同期
パターンを配置するように、指定されたセクタに対して
データをフォーマッティングして変調しドライブへ書込
みデータを転送する手段と、前記ホストシステムからの
読み出し命令を受け取り、指定されたセクタへ位置決め
してデータから再生データを復調してデータ・レジスタ
に一時蓄えて前記ホストシステムへデータを転送する手
段と、前記シンクパターンを検出しないときに前記再同
期パターンを検出するまでダミーデータを転送し、前記
再同期パターンを検出したときに正規のデータを転送す
る手段とを具備することを特徴とする光ディスク処理装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283460A JPH01124158A (ja) | 1987-11-09 | 1987-11-09 | 光ディスク処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283460A JPH01124158A (ja) | 1987-11-09 | 1987-11-09 | 光ディスク処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01124158A true JPH01124158A (ja) | 1989-05-17 |
Family
ID=17665831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62283460A Pending JPH01124158A (ja) | 1987-11-09 | 1987-11-09 | 光ディスク処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01124158A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0680043A2 (en) * | 1994-04-26 | 1995-11-02 | Nec Corporation | Disc controller |
US6751037B1 (en) * | 1999-06-24 | 2004-06-15 | Seagate Technology Llc | Audio-visual drive optimized for response to an undetected synchronization field |
US7269779B2 (en) | 2002-08-09 | 2007-09-11 | Fujitsu Limited | Data reproducing method and data reproducing apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54104810A (en) * | 1978-02-03 | 1979-08-17 | Nec Corp | Magnetic tape recorder |
JPS6089873A (ja) * | 1983-10-21 | 1985-05-20 | Sony Corp | エラ−訂正方法 |
JPS62185282A (ja) * | 1986-02-12 | 1987-08-13 | Mitsubishi Electric Corp | 情報記憶装置 |
-
1987
- 1987-11-09 JP JP62283460A patent/JPH01124158A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54104810A (en) * | 1978-02-03 | 1979-08-17 | Nec Corp | Magnetic tape recorder |
JPS6089873A (ja) * | 1983-10-21 | 1985-05-20 | Sony Corp | エラ−訂正方法 |
JPS62185282A (ja) * | 1986-02-12 | 1987-08-13 | Mitsubishi Electric Corp | 情報記憶装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0680043A2 (en) * | 1994-04-26 | 1995-11-02 | Nec Corporation | Disc controller |
JPH07296517A (ja) * | 1994-04-26 | 1995-11-10 | Nec Ic Microcomput Syst Ltd | ディスクコントローラ |
US5796690A (en) * | 1994-04-26 | 1998-08-18 | Nec Corporation | Disc controller with improved data sync and re-sync mark detection |
EP0680043A3 (en) * | 1994-04-26 | 1999-04-28 | Nec Corporation | Disc controller |
US6751037B1 (en) * | 1999-06-24 | 2004-06-15 | Seagate Technology Llc | Audio-visual drive optimized for response to an undetected synchronization field |
US7269779B2 (en) | 2002-08-09 | 2007-09-11 | Fujitsu Limited | Data reproducing method and data reproducing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2647649B2 (ja) | 光ディスク記録方法 | |
KR930011679B1 (ko) | 신호전송 장치 및 신호전송 장치에서의 데이타의 기록 재생방법 | |
US5163136A (en) | System for assembling playback data frames using indexed frame buffer group according to logical frame numbers in valid subcode or frame header | |
JPH07254231A (ja) | 記録媒体およびその信号記録装置ならびに信号再生装置 | |
JPH03105769A (ja) | 情報再生装置 | |
WO1985000066A1 (en) | Synchronizing circuit | |
US5379160A (en) | Magnetic disk drive apparatus including improved decoding circuit | |
US4918651A (en) | Method and disk controller architecture for zero latency data read | |
JPH01124158A (ja) | 光ディスク処理装置 | |
JPH01178172A (ja) | 光ディスク制御装置 | |
JP2644218B2 (ja) | 磁気記録方法 | |
JP2723226B2 (ja) | 磁気記録再生装置 | |
JPS61206988A (ja) | 磁気ディスク装置 | |
JP2622953B2 (ja) | ディジタル記録・再生装置における誤動作検出方式 | |
CA2112452C (en) | Enhanced data formats and machine operations for enabling error correction | |
JPS6047268A (ja) | ブロック管理方法 | |
JPS62102483A (ja) | 光デイスクフオ−マツト制御装置 | |
JP2003091942A (ja) | デジタル情報再生装置 | |
JPS6139286A (ja) | デ−タ管理方法 | |
KR100192409B1 (ko) | 디지탈 신호처리장치 | |
JPS628369A (ja) | デ−タ読取方式 | |
JPH0642303B2 (ja) | デ−タ記録再生装置 | |
JPH0380469A (ja) | 光ディスク制御装置 | |
JPS6381663A (ja) | 磁気デイスクのデ−タチエツク方式 | |
JPH11134818A (ja) | ディジタル信号再生装置およびディジタル信号再生方法 |