JPH01122240A - データ通信方式 - Google Patents
データ通信方式Info
- Publication number
- JPH01122240A JPH01122240A JP28021387A JP28021387A JPH01122240A JP H01122240 A JPH01122240 A JP H01122240A JP 28021387 A JP28021387 A JP 28021387A JP 28021387 A JP28021387 A JP 28021387A JP H01122240 A JPH01122240 A JP H01122240A
- Authority
- JP
- Japan
- Prior art keywords
- data
- binary data
- communication line
- serial communication
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 47
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、たとえば画像処理装置等において、２つの中
央演算装置（以下、ｒｃＰＵＪという。）間でシリアル
通信線路を用いて画像データの通信を行なう場合に好適
なデータ通信方式に関する。
央演算装置（以下、ｒｃＰＵＪという。）間でシリアル
通信線路を用いて画像データの通信を行なう場合に好適
なデータ通信方式に関する。
（従来の技術）
従来、たとえば画像処理装置において、２つのＣＰＵ間
で画像データの通信を行なうデータ通信方式は、光学的
手段により読取った画像データをＣＰＵに取込み、その
ＣＰＵの制御の下で、「１」およびｒＯＪの２値データ
として送信し、一方、受信側においても２値データとし
て受信し、受信側ＣＰＵの制御の下にそのＣＰＵに取込
むように構成されている。
で画像データの通信を行なうデータ通信方式は、光学的
手段により読取った画像データをＣＰＵに取込み、その
ＣＰＵの制御の下で、「１」およびｒＯＪの２値データ
として送信し、一方、受信側においても２値データとし
て受信し、受信側ＣＰＵの制御の下にそのＣＰＵに取込
むように構成されている。
このようなデータ通信方式にあっては、ｃＰＵが有する
入出力ボートに現われる並列２値データをそのまま送信
あるいは受信するためには、同時に伝送される並列２値
データの幅分の通信線路を必要とし、装置が複雑かつ高
価になるという欠点があった。
入出力ボートに現われる並列２値データをそのまま送信
あるいは受信するためには、同時に伝送される並列２値
データの幅分の通信線路を必要とし、装置が複雑かつ高
価になるという欠点があった。
そこで、ＣＰＵが出力する並列２値データを、−旦パラ
レルーシリアル変換器に導き、そこで直列データに変換
し、それをシリアル通信線路上に送出し、受信側でもシ
リアル通信線路から受取った直列データをシリアル−パ
ラレル変換器に導き、並列２値データに変換してＣＰＵ
に取込むように構成することにより、通信線路の数を少
なくして装置が複雑かつ高価になるのを防止しているも
のが知られている。
レルーシリアル変換器に導き、そこで直列データに変換
し、それをシリアル通信線路上に送出し、受信側でもシ
リアル通信線路から受取った直列データをシリアル−パ
ラレル変換器に導き、並列２値データに変換してＣＰＵ
に取込むように構成することにより、通信線路の数を少
なくして装置が複雑かつ高価になるのを防止しているも
のが知られている。
しかし、上記のようにシリアル−パラレル変換およびそ
の逆の変換を行なうものにあっては、これら変換に時間
がかかり、通信効率が非常に悪いという問題点があった
。
の逆の変換を行なうものにあっては、これら変換に時間
がかかり、通信効率が非常に悪いという問題点があった
。
（発明が解決しようとする問題点）
本発明は、上記したように２値データを並列伝送するも
のにあっては装置が複雑かつ高価になり、またシリアル
−パラレル変換およびその逆変換を行ないながら伝送を
行なうものにあっては通信効率が非常に悪いという問題
点を解決するためになされたもので、簡単な構造でシリ
アル通信線路を用いて高速にデータ通信を行なうことの
できるデータ通信方式を提供することを目的とする。
のにあっては装置が複雑かつ高価になり、またシリアル
−パラレル変換およびその逆変換を行ないながら伝送を
行なうものにあっては通信効率が非常に悪いという問題
点を解決するためになされたもので、簡単な構造でシリ
アル通信線路を用いて高速にデータ通信を行なうことの
できるデータ通信方式を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明のデータ通信方式は、送信側において伝送すべき
並列２値データを対応する電圧値のアナログ信号に変換
するＤ／Ａ変換手段と、このＤ／Ａ変換手段から出力さ
れたアナログ信号を伝送するシリアル通信線路と、受信
側において前記シリアル通信線路で伝送されてきたアナ
ログ信号を取込んで並列２値データに変換するＡ／Ｄ変
換手段とを具備したことを特徴とする。
並列２値データを対応する電圧値のアナログ信号に変換
するＤ／Ａ変換手段と、このＤ／Ａ変換手段から出力さ
れたアナログ信号を伝送するシリアル通信線路と、受信
側において前記シリアル通信線路で伝送されてきたアナ
ログ信号を取込んで並列２値データに変換するＡ／Ｄ変
換手段とを具備したことを特徴とする。
（作用）
送信側において、たとえばＣＰＵから出力される伝送す
べき並列２値データをＤ／Ａ変換手段によりアナログ信
号に変換し、この変換したアナログ信号をシリアル通信
線路に送出し、受信側において、上記シリアル通信線路
で伝送されてきたアナログ信号を受取り、Ａ／Ｄ変換手
段によりデジタル信号に変換することにより元の並列２
値データに復元するものである。このように、送信ある
いは受信する並列２値データをシリアル通信線路上では
電圧の大きさに変換して伝送するので、これら電圧に変
換されたデータをさらに時分割で伝送することにより大
量のデータを高速に伝送することができるものとなって
いる。
べき並列２値データをＤ／Ａ変換手段によりアナログ信
号に変換し、この変換したアナログ信号をシリアル通信
線路に送出し、受信側において、上記シリアル通信線路
で伝送されてきたアナログ信号を受取り、Ａ／Ｄ変換手
段によりデジタル信号に変換することにより元の並列２
値データに復元するものである。このように、送信ある
いは受信する並列２値データをシリアル通信線路上では
電圧の大きさに変換して伝送するので、これら電圧に変
換されたデータをさらに時分割で伝送することにより大
量のデータを高速に伝送することができるものとなって
いる。
（実施例）
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図において、１は一方のＣＰＵで、その入出力ボー
トＤＯ〜Ｄ７を介して８ビツトの並列２値データを出力
するとともに、外部からの８ビツトの並列２値データを
入出力ボートＤＯ〜Ｄ７を介してその内部に取込むもの
である。２はＤ／Ａ変換器で、ＣＰＵＩから送出された
８ビツトの並列２値データを、ＣＰＵＩからの制御信号
１ａに同期して受取り、それをアナログ信号に変換して
シリアル通信線路３に出力するものである。４はＡ／Ｄ
変換器で、シリアル通信線路３からのアナログ信号を入
力し、それをデジタル信号に変換して８ビツトの並列２
値データに再生し、ＣＰＵ５からの制御信号５ａに同期
してその並列２値データを出力するものである。５は他
方のＣＰＵで、Ａ／Ｄ変換器４が出力する８ビツトの並
列２値データを、その入出力ボートＤＯ〜Ｄ７を介して
内部に取込むとともに、同じ入出力ボートＤｏ〜Ｄ７を
介して８ビツトの並列２値データを外部に出力するもの
である。６はＤ／Ａ変換器で、ＣＰＵ５から送出された
８ビツトの並列２値データを、ＣＰＵ５からの制御信号
５ｂに同期して受取り、それをアナログ信号に変換して
シリアル通信線路７に出力するものである。８はＡ／Ｄ
変換器で、シリアル通信線路７からのアナログ信号を入
力し、それをデジタル信号に変換して８ビツトの並列２
値データに再生し、ＣＰＵＩからの制御信号１ｂに同期
してその並列２値データを出力するものである。
トＤＯ〜Ｄ７を介して８ビツトの並列２値データを出力
するとともに、外部からの８ビツトの並列２値データを
入出力ボートＤＯ〜Ｄ７を介してその内部に取込むもの
である。２はＤ／Ａ変換器で、ＣＰＵＩから送出された
８ビツトの並列２値データを、ＣＰＵＩからの制御信号
１ａに同期して受取り、それをアナログ信号に変換して
シリアル通信線路３に出力するものである。４はＡ／Ｄ
変換器で、シリアル通信線路３からのアナログ信号を入
力し、それをデジタル信号に変換して８ビツトの並列２
値データに再生し、ＣＰＵ５からの制御信号５ａに同期
してその並列２値データを出力するものである。５は他
方のＣＰＵで、Ａ／Ｄ変換器４が出力する８ビツトの並
列２値データを、その入出力ボートＤＯ〜Ｄ７を介して
内部に取込むとともに、同じ入出力ボートＤｏ〜Ｄ７を
介して８ビツトの並列２値データを外部に出力するもの
である。６はＤ／Ａ変換器で、ＣＰＵ５から送出された
８ビツトの並列２値データを、ＣＰＵ５からの制御信号
５ｂに同期して受取り、それをアナログ信号に変換して
シリアル通信線路７に出力するものである。８はＡ／Ｄ
変換器で、シリアル通信線路７からのアナログ信号を入
力し、それをデジタル信号に変換して８ビツトの並列２
値データに再生し、ＣＰＵＩからの制御信号１ｂに同期
してその並列２値データを出力するものである。
次に、上記の構成において、ＣＰＵＩからＣＰＵ２にデ
ータを伝送する場合を例にとって動作を説明する。送信
側のＣＰＵＩの入出力ボートＤＯ〜Ｄ７から８ビツトの
並列２値データが出力され、ＣＰＵＩからの制御信号１
ａが付勢されると、Ｄ／Ａ変換器２により８ビツトの並
列２値データが、そのデータ争パターンに対応する電圧
値に変換される。このとき、ＣＰＵ１からの制御信号１
ｂは付勢されず、Ａ／Ｄ変換器８の出力は抑止されてい
る。このようにして電圧値というアナログ信号に変換さ
れたデータは、シリアル通信線路３上に送出される。次
に、受信側ではシリアル通信線路３上のアナログ信号を
Ａ／Ｄ変換器４に取込み、そのアナログ信号の電圧値に
対応する８ビツトのデジタル信号に変換して８ビツトの
並列２値データに復元する。このＡ／Ｄ変換器４の出力
は、ＣＰＵ５からの制御信号５ａが付勢されることによ
り８ビツトの並列２値データとしてＣＰＵ５の入出力ボ
ートＤＯ〜Ｄ７に供給され、ＣＰＵ５の所定のタイミン
グによりその内部に取込まれる。このとき、ＣＰＵ５か
らの制御信号５ｂは付勢されず、Ｄ／Ａ変換器６の出力
は抑止されている。
ータを伝送する場合を例にとって動作を説明する。送信
側のＣＰＵＩの入出力ボートＤＯ〜Ｄ７から８ビツトの
並列２値データが出力され、ＣＰＵＩからの制御信号１
ａが付勢されると、Ｄ／Ａ変換器２により８ビツトの並
列２値データが、そのデータ争パターンに対応する電圧
値に変換される。このとき、ＣＰＵ１からの制御信号１
ｂは付勢されず、Ａ／Ｄ変換器８の出力は抑止されてい
る。このようにして電圧値というアナログ信号に変換さ
れたデータは、シリアル通信線路３上に送出される。次
に、受信側ではシリアル通信線路３上のアナログ信号を
Ａ／Ｄ変換器４に取込み、そのアナログ信号の電圧値に
対応する８ビツトのデジタル信号に変換して８ビツトの
並列２値データに復元する。このＡ／Ｄ変換器４の出力
は、ＣＰＵ５からの制御信号５ａが付勢されることによ
り８ビツトの並列２値データとしてＣＰＵ５の入出力ボ
ートＤＯ〜Ｄ７に供給され、ＣＰＵ５の所定のタイミン
グによりその内部に取込まれる。このとき、ＣＰＵ５か
らの制御信号５ｂは付勢されず、Ｄ／Ａ変換器６の出力
は抑止されている。
以上の一連の動作により、ＣＰＵＩからＣＰＵ５へのデ
ータ伝送は完了する。
ータ伝送は完了する。
なお、ＣＰＵ５からＣＰＵＩへのデータ伝送の動作も上
述した動作と同一であるので、説明は省略する。
述した動作と同一であるので、説明は省略する。
次に、本発明に係るデータ通信方式の他の実施例につい
て説明する。すなわち、上記実施例と同一の構成におい
て、データを伝送するに先立ち、シリアル通信線路３．
７を使用してレファレンス信号を伝送するように構成す
る。このレファレンス信号は、送信側と受信側との取決
めにより送信側において所定の電圧値を有する信号とし
て送出されるもので、受信側において受取ったレファレ
ンス信号の電圧値を８ビツトの並列２値データに変換し
、あらかじめ設定される基準値との差を求めることによ
り、シリアル通信線路３．７における電圧降下値を補正
値として２値データで記憶しておき、以降に続くアナロ
グ信号を２値データに変換してＣＰＵ１．５に取込んだ
際、記憶している補正値を加えることによりシリアル通
信線路３．７の電圧降下分を補正するようにしたもので
ある。
て説明する。すなわち、上記実施例と同一の構成におい
て、データを伝送するに先立ち、シリアル通信線路３．
７を使用してレファレンス信号を伝送するように構成す
る。このレファレンス信号は、送信側と受信側との取決
めにより送信側において所定の電圧値を有する信号とし
て送出されるもので、受信側において受取ったレファレ
ンス信号の電圧値を８ビツトの並列２値データに変換し
、あらかじめ設定される基準値との差を求めることによ
り、シリアル通信線路３．７における電圧降下値を補正
値として２値データで記憶しておき、以降に続くアナロ
グ信号を２値データに変換してＣＰＵ１．５に取込んだ
際、記憶している補正値を加えることによりシリアル通
信線路３．７の電圧降下分を補正するようにしたもので
ある。
このように構成することにより、より正確なデータ通信
を行なうことができるものとなっている。
を行なうことができるものとなっている。
なお、上記実施例では、８ビツトの並列２値データをア
ナログ信号に変換して伝送する場合について説明したが
、ビット幅はこれに限定されるものではなく、他のビッ
ト幅を有する並列２値データであっても上記実施例と同
様の作用効果を奏するものである。
ナログ信号に変換して伝送する場合について説明したが
、ビット幅はこれに限定されるものではなく、他のビッ
ト幅を有する並列２値データであっても上記実施例と同
様の作用効果を奏するものである。
［発明の効果］
以上詳述したように本発明によれば、送信側において、
伝送すべき並列２値データをＤ／Ａ変換手段によりアナ
ログ信号に変換してシリアル通信線路上に送出し、受信
側において、シリアル通信線路上のアナログ信号をＡ／
Ｄ変換手段により並列２値データに復元して受信するよ
うにしたので、簡単な構造でシリアル通信線路を用いて
高速にデータ通信を行なうことのできるデータ通信方式
を提供することができる。
伝送すべき並列２値データをＤ／Ａ変換手段によりアナ
ログ信号に変換してシリアル通信線路上に送出し、受信
側において、シリアル通信線路上のアナログ信号をＡ／
Ｄ変換手段により並列２値データに復元して受信するよ
うにしたので、簡単な構造でシリアル通信線路を用いて
高速にデータ通信を行なうことのできるデータ通信方式
を提供することができる。
第１図は本発明の一実施例を説明するためのブロック図
である。 １．５・・・ＣＰＵ （中央演算装置）、２・・・Ｄ／
Ａ変換器（Ｄ／Ａ変換手段）、３・・・シリアル通信線
路、４・・・Ａ／Ｄ変換器（Ａ／Ｄ変換手段）、６・・
・Ｄ／Ａ変換器（Ｄ／Ａ変換手段）、７・・・シリアル
通信線路（シリアル通信線路）、８・・・Ａ／Ｄ変換器
（Ａ／Ｄ変換手段）。 出願人代理人 弁理士 鈴江武彦
である。 １．５・・・ＣＰＵ （中央演算装置）、２・・・Ｄ／
Ａ変換器（Ｄ／Ａ変換手段）、３・・・シリアル通信線
路、４・・・Ａ／Ｄ変換器（Ａ／Ｄ変換手段）、６・・
・Ｄ／Ａ変換器（Ｄ／Ａ変換手段）、７・・・シリアル
通信線路（シリアル通信線路）、８・・・Ａ／Ｄ変換器
（Ａ／Ｄ変換手段）。 出願人代理人 弁理士 鈴江武彦
Claims (2)
- （１）送信側において伝送すべき並列２値データを対応
する電圧値のアナログ信号に変換するＤ／Ａ変換手段と
、 このＤ／Ａ変換手段から出力されたアナログ信号を伝送
するシリアル通信線路と、 受信側において前記シリアル通信線路で伝送されてきた
アナログ信号を取込んで並列２値データに変換するＡ／
Ｄ変換手段と を具備したことを特徴とするデータ通信方式。 - （２）前記送信側ではデータの送信に先だって、以降に
続くデータに対して前記シリアル通信線路における電圧
変動分を補正するためのレファレンス信号を送信し、前
記受信側ではこの受信したレファレンス信号に基づいて
、前記Ａ／Ｄ変換手段から得られる並列２値データを補
正することを特徴とする特許請求の範囲第１項記載のデ
ータ通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28021387A JPH01122240A (ja) | 1987-11-05 | 1987-11-05 | データ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28021387A JPH01122240A (ja) | 1987-11-05 | 1987-11-05 | データ通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01122240A true JPH01122240A (ja) | 1989-05-15 |
Family
ID=17621887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28021387A Pending JPH01122240A (ja) | 1987-11-05 | 1987-11-05 | データ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01122240A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020035129A (ja) * | 2018-08-29 | 2020-03-05 | 株式会社デンソーウェーブ | 産業機器用の機能安全モジュール |
-
1987
- 1987-11-05 JP JP28021387A patent/JPH01122240A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020035129A (ja) * | 2018-08-29 | 2020-03-05 | 株式会社デンソーウェーブ | 産業機器用の機能安全モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930702837A (ko) | 주변장치 및 마스터 장치간을 통신시키기 위한 데이타 전송 방법 및 장치 | |
| EP3332503A1 (en) | Method, apparatuses and storage medium for adaptation to 3-phase signal swap at 3-wire communication link between two integrated circuit devices | |
| KR890002482B1 (ko) | 데이터전송 방식 | |
| JPH01122240A (ja) | データ通信方式 | |
| US6532239B1 (en) | Transmission/reception concurrent matching apparatus for TDM channels and method thereof | |
| US4809259A (en) | Arrangement for establishing wide band connection in a switching network | |
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JPS58170117A (ja) | 直列並列・並列直列変換回路 | |
| JPS6330035A (ja) | デイジタルデ−タ伝送方法 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP2593200B2 (ja) | 画像データ処理装置 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| KR100239055B1 (ko) | 디지털 신호 처리 제어 장치 | |
| JPH04177948A (ja) | シリアル転送方式 | |
| JPS55115756A (en) | Data transmission system | |
| KR20020005844A (ko) | 데이터 속도 변환 장치 | |
| JPH0294937A (ja) | 多重化システム | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JP2002169770A (ja) | 画像データ転送システム | |
| JPH0629952A (ja) | 時分割多重回線のｃｒｃチェック方式 | |
| SU932524A1 (ru) | Устройство передачи сигналов времени | |
| SU1043710A1 (ru) | Устройство дл приема и передачи информации | |
| JPS6316735A (ja) | パケツト多重アクセス通信方式 | |
| JPH02213241A (ja) | データ誤り訂正処理回路 | |
| JPS6394746A (ja) | 補助信号受信回路 |