JPH01117526A - ４／５ｎｒｚｉ符号変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、音声や映像のディジタル処理に適した４１
５ＮＲＺＩ符号変換方式に関する。

［従来の技術］ ＣＤ（コンパクトディスク）プレーヤにより再生される
コンパクトディスクには、信号再生時のトラッキングサ
ーボに適したＥＦＭ　（８／ｌ　４符号変換）記録が採
用されている。第５図に示した従来の８／ｌ４符号器ｌ
は、ＣＩＲＣエンコーダ（図示せず）による誤り訂正を
受けた８ビットのデータビットを、変換テーブルに従っ
て！４ビットのチャンネルビットに変換する８／１４変
換回路２を有する。データビットは、８／１４変換回路
２だけでなく、ビット変換規則に従う結合ビット候補を
発生する結合ビット候補発生回路３と結合ビット候補の
なかから後述のＤＳＶ評価に従って最適結合ビットを決
定する結合ビット決定回路４にも供給され、結合ビット
決定回路４にて決定された最適結合ビットを、結合ビッ
ト挿入回路５において８／１４変換回路２の出力である
チャンネルビット間に挿入することにより、チャンネル
ビットどうしが結合される。

８／Ｉ４変換回路２は、反転を示す“ｌ”と非反転を示
す“０”の２１４通りの組み合わせパターンのなかから
、［“１”と“１”の間に“０°が２個以上入り、かつ
、“０”の個数が１０個以内である」というビット変換
規則に従って選出した２”（２５６）通りのパターンを
、変換テーブル化して格納したＲＯＭ（読み出し専用メ
モリ）を有しており、入力されたデータビットは一義的
に対応するチャンネルビットに変換される。また、チャ
ンネルビット間に挿入される結合ビットの候補を発生す
る結合ビット候補発生回路３は、例えば先行するチャン
ネルビットの最後が“１°で終わり、後続のチャンネル
ビットが“１”で始まるような場合に対処できるよう、
相前後するチャンネルビット間に３ビットの結合ビット
を挿入することで、ビット変換規則との整合を図るもの
であり、結合ビットとして考えられる４種類のパターン
ｏｏｏ、ｏｏｔ、ｏｔｏ、　　ｌｏｏのなかから、ビッ
ト変換規則を犯さないパターンを結合ビット候補として
結合ビット決定回路４に供給する。結合ビット決定回路
４は、結合ビット候補発生回路３から供給される結合ビ
ット候補のなかから、相前後するチャンネルビット２８
ビットと３ビットの結合ビットを合わせた３１ビット分
の信号の直流成分を示すＤ　Ｓ　Ｖ　（Ｄｉｇｉｔａｌ
　Ｓｕｍ　Ｖａｒｉａｔｉｏｎ）を最小にするパターン
を、最適な結合ビットとして選択するものである。

ところで、ここで扱うＤＳＶとは、チャンネルビット波
形の高レベルを＋１点、低レベルを一１点とし、チャン
ネルビットの進行とともに累積される合計点数を表すも
のであり、ＤＳＶの絶対値が小さいほどチャンネルビッ
トの直流成分や低周波成分が少なく、それだけコンパク
トディスク表面に付いた傷等による影響を受けにくくな
るため、相前後するチャンネルビットの最後に得られる
ＤＳｖを最小とする結合ビットが、最適結合ビットとし
て選択される。

［発明が解決しようとする問題点］ 上記従来の８／１４符号器１或はこれに類似の８／ｌＯ
或は１６／２０等の符号器は、直流成分を打ち消すこと
はできるが、チャンネルビット間を接続する結合ビット
を含めるとデータビットの変換にかなりの冗長ビットが
必要であり、このため信号の伝送帯域をいたずらに広帯
域化する結果となり、さらにまた８／１４変換回路２に
しても、ＲＯＭ内に格納する変換テーブルが大規模であ
って、しかもチャンネルビットの読み出しに２５６のア
ドレスが必要であるというように、どうしても大型化が
避けられず、ＬＳＩ化に適していない等の問題点があっ
た。

［問題点を解決するための手段］ この発明は、上記従来の問題点を解決したものであり、
信号の反転と非反転を表す２元符号からなる４ビットの
データビットを５ビットのチャンネルビットに符号変換
する４　／　５　Ｎ　ＲＺ　Ｉ符号変換方式であって、
最上位ビット側からもまた最下位ビット側にも非反転を
示す符号が２ビット以上連続せず、信号の直流バランス
の指標であるＤＳＶが−１又は＋１或は＋３であるチャ
ンネルビットを集めた主変換テーブルと、この主変換テ
ーブルに属さないチャンネルビットを集めた副変換テー
ブルとを用意し、変換したチャンネルビットのＤＳＶ積
算値が±５以内であれば、主変換テーブルを選択し、そ
れ以外はデータビットの最上位ビットとチャンネルビッ
トの開始ビット及び変換前のＤＳＶ積算値にもとづいて
一変換後のＤＳＶ積算値が零に収束するよう、主又は副
いずれかの変換テーブルを適宜選択しつつ符号変換する
ことを特徴とするものである。

［作用］ この発明は、ＤＳｖが−１又は＋１或は＋３であるチャ
ンネルビットを集めた主変換テーブルと、この主変換テ
ーブルに属さないチャンネルビットを集めた副変換テー
ブルとを用意し、変換したチャンネルビットのＤＳＶｉ
ｌｌ算値が±５以内であれば、主変換テーブルを選択し
、それ以外はデータビットの最上位ビットとチャンネル
ビットの開始ビット及び変換前のＤＳＶ積算値にもとづ
いて、変換後のＤＳＶ積算値が零に収束するよう、主又
は副いずれかの変換テーブルを適宜選択しつつ符号変換
する。

［実施例］ 以下、この発明の実施例について、第１図ないし第４図
を参照して説明する。第１．２図は、それぞれこの発明
の４１５ＮＲＺＩ符号変換方式を適用した４１５ＮＲＺ
Ｉ符号器の一実施例を示す回路構成図及び回路各部の信
号波形図、第３．４図は、それぞれ第１図に示した符号
器の符号変換原理を示す変換表と変換テーブルである。

第１図中、４１５ＮＲＺＩ符号器！ｌは、信号の反転と
非反転を表す２元符号“ｌ”、“０°からなる４ビット
のデータビットを５ビットのチャンネルビットに符号変
換するものであり、その動作原理は、信号の直流バラン
スの指標であるＤＳＶが−ｌ又は＋１或は＋３であるチ
ャンネルビットを集めた主変換テーブルと、この主変換
テーブルに属さないチャンネルビットを集めた副変換テ
ーブルを用い、変換後のＤＳＶ積算値が零に収束するよ
う、主又は副いずれかの変換テーブルを適宜選択しつつ
符号変換することにある。

４ビットのデータビットは、まず初段のＤフリップフロ
ップ回路１２を経て変換ＲＯＭ１３に送り込まれる。そ
して、変換ＲＯＭ１３内の主又は副いずれかの変換テー
ブルに従って９ビットのデータに変換されたのち、下位
５ビットと上位４ビットに分解され、それぞれ外部出力
用の直・並列変換回路１４と内部帰還用のＤＳＶ積算回
路１５に供給される。ＤＳＶ積算回路１５は、変換ＲＯ
Ｍ１３の上位４ビット出力にそれまでのＤＳＶを加算す
る加算回路！６と、この加算回路１６の出力をラッチす
るＤフリップフロップ回路Ｉ７からなり、現在のＤＳＶ
積算値を表すＤフリップフロラプ回路１７の出力が加算
回路１６の被加算入力とされる。なお、加算回路１６へ
の加算人力は、後述するテーブル選択回路１８がらのゲ
ート信号を受けるエクスクル−シブオアゲート回路１６
ａを介して供給され、ゲート信号がハイレベルであれば
、符号反転された加算人力が供給される。

ところで、上記テーブル選択回路１８は、Ｄフリップフ
ロップ回路１２の出力を主変換テーブル内のＤＳＶの正
負に応じて分類する分類回路１９の出力とＤＳＶ積算回
路１５の出力最上位ビットの排他的論理和をとるエクス
クル−シブオアゲート回路１９ａを有しており、エクス
クル−シブオアゲート回路１９ａの出力が、アンドゲー
ト回路２０を介して変換ＲＯＭ１３に供給されることで
、テーブル選択が行われる。分類回路１９は、主変換テ
ーブル内で０ＤＳＶ　（先に変換したチャンネルビット
の末尾ビットを“０”と想定した場合のＤＳＶ）が正と
負のグループに分類し、それぞれ分類出力“１“又は“
０”を出力する。なお、０ＤＳＶの正負は、はぼデータ
ビットの最上位ビットの“１”、“０”に対応するが、
他と比較して０ＤＳＶが＋３と大であるデータビット０
０００だけは例外であり、最上位ビットが“０”であり
ながら、分類出力は“ｌ”をとる。

ところで、アンドゲート回路２０は、ＤＳＶ積算値があ
らかじめ定めた一定範囲±５内にあるかそうでないかを
示すテーブル選択信号により専ら制御されるが、このテ
ーブル選択信号は、加算回路１６に接続した一対の比較
回路２１．２２により生成される。すなわち、比較回路
２１．２２は、それぞれ＋５と−５を比較基準Ａとし、
加算回路１６から送られてくる比較人力Ｂに対し、それ
ぞれＡ＜Ｂ、Ａ＞Ｂであるときに“ｌ”を出力する。

これらの出力は、オアゲート回路２３及びラッチ用のＤ
フリップフロップ回路２４を介して１ｒＩ記アンドゲ一
ト回路２０の一方の入力端子に供給される。なお、アン
ドゲート回路２０の出力帰還用に設けたＤフリップフロ
ラフ回路２０ａは、ＤＳＶ積算値が＋５を越えたときに
副変換テーブルが続けて２回選択されるのを防止する監
視手段として設けたものである。

また、Ｄフリップフロラプ回路１７の出力最上位ビット
は、先に符号変換したチャンネルビットの末尾ビットと
のＭ　ｏ　ｄ　２加算を行うエクスクル−シブオアゲー
ト回路２５を介してエクスクル−シブオアゲート回路１
６ａと１９ａに供給される。

この場合、先に符号変良したチャンネルビットの末尾ビ
ットは、変換ＲＯＭ１３から送られてくるデータ５ＣＢ
（チャンネルビットに含まれる反転符号の数の偶・奇数
を表すデータ）を、エクスクル−シブオアゲート回路２
６を介して帰還出力との排他的論理和として入力される
Ｄフリップフロラプ回路２７により得られる。すなわち
、Ｄフリブプフロツプ回路！７の出力最上位ビットは、
ＤＳＶ積算値の正負に応じて“０”か“ｌｏをとり、先
に符号変換したチャンネルビットの末尾ビットの“Ｏ”
、“！”に応じて、エクスクル−シブオアゲート回路２
５の出力が、“０”又は“ｌｏをとる。

なお、並・直列変換回路１４の出力はＮＲＺ符号になっ
ているため、これをＮＲＺＩ符号に変換するための変換
回路２８が接続しである。この変換回路２８は、並・直
列変換回路１４の出力を、エクスクル−シブオアゲート
回路２９を介して帰還出力との排他的論理和として入力
されるＤフリップフロ１１回路３０を有しており、チャ
ンネルビットの符号反転部分を“１”に、また非符号反
転部分を“Ｏｏに変えたＮＲＺＩ符号を出力する。

ここで、変換ＲＯＭ１３内の変換テーブルの基礎となる
変換表は、第３図に示したように、最上位ビット側から
もまた最下位ビット側にも非反転を示す符号が２ビット
以上連続せず、信号の直流バランスの指標であるＤＳＶ
が−１又は＋１或は＋３であるチャンネルビットを集め
た主変換テーブルと、この主変換テーブルに属さないチ
ャンネルビットを集めた副変換テーブルからなる。図に
おいて、ＩＤ５Ｖは、０ＤＳＶに負号を付したものであ
り、先に変換したチャンネルビットの末尾ビットが“１
“である場合のＤＳＶを表す。また、ＳＣＢは、チャン
ネルビット中の“！”の数が偶数の場合は０で、奇数の
場合は！をとる。

一方、変換ＲＯＭ１３内に実際に格納される変換テーブ
ルは、主又は副の変換テーブルに表記されたチャンネル
ビットの上位に、各チャンネルビットごとの０ＤＳＶを
２の補数（２°ｓ　ｃｏｍｐｌｉｍｅｎｔ）表示したデ
ータを付加し、さらにその上に最上位ビットとしてＳＣ
Ｂを付加したデータを、主変換テーブルは１から１６ま
でのアドレスを与え、副変換テーブルは１６から３２ま
でのアドレスを与えることで、テーブル化したものを用
いる。従って、変換ＲＯＭ１３には、５ビットのチャン
ネルビットに４ビットのＤＳＶと１ビットのＳＣＢが上
位結合した形でデータが格納され、第４図に示した１６
進法で００からｌＦまでの３２のアドレスデータに対し
、０７１や１６０などのデータが対応する。なお、テー
ブル選択回路Ｉ８内のアンドゲート回路２０の出力が“
０”であるときは、主変換テーブルが選択され１、“ｉ
”であるときは、副変換テーブルが選択される。

４１５ＮＲＺＩ符号器１１の各部の信号波形は、第２図
（Ａ）〜（Ｆ）に示した通りであるが、ＤＳｖ積算値が
±５以内であるときは、いずれの比較回路２１．２２の
出力も“０“であり、従ってＤフリブプフロツブ回路２
４の出力を受けるアンドゲート回路２０から出力される
テーブル選択信号は、“０“である。このため、変換Ｒ
ＯＭ１３内では、必ず主変換テーブルが選択される。

これに対し、ＤＳｖ積算値が一６′になると、まずＤフ
リブプフロツプ回路２４からアンドゲート回路２０に供
給されるテーブル選択信号が“Ｉ”となる。この場合、
先に符号変換されたチャンネルビットの末尾ビットが、
仮に“Ｏ”であったとすると、ＤＳＶ積算回路１５の出
力最上位ビット“ｌ”が、エクスクル−シブオアゲート
回路２５をそのまま通過し、エクスクル−シブオアゲー
ト回路１９ａに供給される。このため、次に送られてく
るデータビットの最上位ビットが“１”であれば、エク
スクル−シブオアゲート回路１９ａとアンドゲート回路
２０がともに“０”を出力し、主変換テーブルによる符
号変換が実行される。逆に、最上位ビットが“Ｏ”であ
れば、エクスクル−シブオアゲート回路１９ａとアンド
ゲート回路２０の出力が“ｌ”となることで、副変換テ
ーブルに従った符号変換が実行される。ただし、先に符
号変換されたチャンネルビットの末尾ビットが“１”で
あった場合、或は分類回路１９の出力が“０”であった
場合には、エクスクル−シブオアゲート回路２５にてＤ
ＳＶ積算値が符号反転される結果、上記とはまったく逆
のテーブル選択が実行される。

なお、ＤＳｖ積算値が＋５であるときに、データビット
０ＯＯＯが入力された場合に主変換テーブルが選択され
るとＤＳＶ積算値は＋８と、すべての変換のなかでもっ
とも大きな値をとるが、この場合にあってもＤフリップ
フロラプ回路２０ａの作用により、副変換テーブルが２
度続けて使用されることはなく、従って多少時間はかか
るが、数回の変換ののち主変換テーブルの常用状態に復
帰することができる。いずれにしても、通常の状態では
、ＤＳＶ積算値がほぼ±５以内の値に安定するのは明ら
かであり、最悪でも一９以下或は＋９以上へのＤＳＶ積
算値の拡散は防止される。

こうして、次々に送られてくるデータビットは、常にＤ
ＳＶ積算値を零に収束させる方向で符号変換され七いく
が、４ビットのデータビットの最小時間幅Ｔに対し、５
ビットのチャンネルビットの最小時間幅Ｔ　ｍｉｎは、
４１５−Ｔ（＝０．８Ｔ）で表されることは言うまでも
ない。そして、短縮目標の一つである最大時間幅Ｔ　ｍ
ａｘは、チャンネルビットが１１１１０．０００００，
０１１１１と続く最悪の事態を想定することにより、７
個の“０”が持続する期間８Ｔｉｉｎ（＝６．４Ｔ）と
なる。従って、４７５ＮＲＺＩ符号変換器１１は、最小
符号反転間隔が０．８Ｔで、最大符号反転間隔が６．４
ＴのＲＬ　Ｌ　Ｃ（Ｒｕｎ　Ｌｅｎｇｔｈ　Ｌｉｍ１ｔ
ｅｄＣｏｄｅ）則に従い、しかも変換符号は直流成分を
もたない。

このように、上記４１５ＮＲＺＩ符号器１１は、信号再
生時にパーシャルリスポンス検出が可能であるというＮ
ＲＺＩ符号の長所を、磁気記録に活かすことができるの
は勿論のこと、ＤＳＶ積算値を±８以内に保ったまま直
流成分の打ち消しが可能であり、しかもチャンネルビッ
トの最小時間幅Ｔ　ｗｉｎと最大時間幅Ｔ　ｒａａｘが
、ＲＬＬＣ則を満たすような高能率符号を、簡単に生成
することができ、また変換テーブルも、４ビットのデー
タビットについて主と副の２通りがあればよく、従って
３２のアドレスでもって適当なチャンネルビットを読み
出すことができ、回路構成が簡単で小規模の変換ＲＯＭ
１３の特徴を活かしたＰ　Ｌ　Ａ　（Ｐｒｏｇｒａｍｓ
ａｂｌｅ　Ｌｏｇｉｃ　Ａｒｒａｙ）化を、容易に行う
ことができる。

し発明の効果］ 以上説明したように、この発明は、最上位ビット側から
もまた最下位ビット側にも非反転を示す符号が２ビット
以上連続せず、信号の直流バランスの指標であるＤＳＶ
が−１又は＋１或は＋３であるチャンネルビットを集め
た主変換テーブルと、この主変換テーブルに属さないチ
ャンネルビットを集めた副変換テーブルとを用意し、変
換したチャンネルビットのＤＳＶ積算値が±５以内であ
れば、主変換テーブルを選択し、それ以外はデータビッ
トの最上位ビットとチャンネルビットの開始ビット及び
変換前のＤＳＶ積算値及びにもとづいて、変換後のＤＳ
Ｖ積算値が零に収束するよう、主又は副いずれかの変換
テーブルを適宜選択しつつ符号変換することにより、信
号再生時にパーシャルリスポンス検出が可能であるとい
うＮＲＺＩ符号の長所を、磁気記録に活かすことができ
るのは勿論のこと、ＤＳＶ積算値を一定限度枠内に保っ
たまま、直流成分の打ち消しが可能であり、しかも変換
後の信号波形の最小時間幅と最大時間幅が、ＲＬＬＣ則
を満たすような高能率符号を、簡単に生成することがで
き、また変換テーブルとしては、４ビットのデータビッ
トについて２通りあればよく、従って３２のアドレスで
もって適当なチャンネルビットを読み出すことができ、
小規模ＲＯＭの特徴を活かしたＰＬＡ化が容易である等
の優れた効果を奏する。

【図面の簡単な説明】

第１．２図は、それぞれこの発明の４／５ＮＲＺＩ符号
変換方式を適用した４１５ＮＲＺ　Ｉ符号器の一実施例
を示す回路構成図及び回路各部の信号波形図、第３，４
図は、それぞれ第１図に示した符号器の符号変換原理を
示す変換表と変換テーブル、第５図は、従来の８／１４
符号器の一例を示す回路構成図である。 １１、、．４１５ＮＲＺＩ符号器、１３．．。 変換ＲＯＭ、１５．、、ＤＳＶ積算回路、１８．。 テーブル選択回路。

Claims (1)

【特許請求の範囲】
1. 信号の反転と非反転を表す２元符号からなる４ビットの
   データビットを５ビットのチャンネルビットに符号変換
   する４／５ＮＲＺＩ符号変換方式であって、最上位ビッ
   ト側からもまた最下位ビット側にも非反転を示す符号が
   ２ビット以上連続せず、信号の直流バランスの指標であ
   るＤＳＶが−１又は＋１或は＋３であるチャンネルビッ
   トを集めた主変換テーブルと、この主変換テーブルに属
   さないチャンネルビットを集めた副変換テーブルとを用
   意し、変換したチャンネルビットのＤＳＶ積算値が±５
   以内であれば、主変換テーブルを選択し、それ以外はデ
   ータビットの最上位ビットとチャンネルビットの開始ビ
   ット及び変換前のＤＳＶ積算値にもとづいて、変換後の
   ＤＳＶ積算値が零に収束するよう、主又は副いずれかの
   変換テーブルを適宜選択しつつ符号変換することを特徴
   とする４／５ＮＲＺＩ符号変換方式。