JPH01117500A - 遠方監視制御装置 - Google Patents

遠方監視制御装置

Info

Publication number
JPH01117500A
JPH01117500A JP27301387A JP27301387A JPH01117500A JP H01117500 A JPH01117500 A JP H01117500A JP 27301387 A JP27301387 A JP 27301387A JP 27301387 A JP27301387 A JP 27301387A JP H01117500 A JPH01117500 A JP H01117500A
Authority
JP
Japan
Prior art keywords
display
information processing
serial
word address
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27301387A
Other languages
English (en)
Inventor
Shohei Suzuki
正平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27301387A priority Critical patent/JPH01117500A/ja
Publication of JPH01117500A publication Critical patent/JPH01117500A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置と結合する遠制装置における表
示渋滞2表示回線断の受け渡し方式に関するものである
〔従来の技術〕
情報処理装置と遠制装置とのインタブエースについては
、JE旧352 (1976)種別:制91「遠方監視
制御装置のインタフェース」の3章に述べられ“Cいる
〔発明が解決しようとする問題点〕
ll二軸従来技術、上記規格のp、7に示されているよ
うに表示渋滞2表示回線断等の異常信号を表示・計測信
号の受け渡しと同じ様にしようとすれば、表示渋滞・表
示回線断時、レディ信号を前記タイミングで発生させる
為の専用ハードウェアが必要であった。本発明は1表示
・計測信号の受信と非同期に表示・計測信号及び異常信
号を受渡すことによって情報処理装置へのインタフェー
スの共有化を図る。
〔問題点を解決するための手段〕
上記の目的は、遠制装置より情報処理装置に表示渋滞2
表示回線断等の異常信号を受け渡す場合該異常信号に特
定ワードアドレスを付加し、表示・計測信号のインタフ
ェースとの共有化を図ることによって達成できる。
〔作用〕
遠制装置は、マイクロプロセッサ、メモリ、直−並変換
器、並−直変換器、モデム、ディジタル出力回路等によ
り構成され、マイクロプロセッサにより全ての処理が行
われる。通常、表示・計測信号は、モデム・直−並変換
・器を介して受信されメモリに格納される。その後、該
信号は、該受信ワードアドレスとデータとしてワードシ
リアル・ビットパラレルでディジタル出力回路を介して
、情報処理装置へ出力される。一方、モデムあるいは、
直−並変換器で検出された表示渋滞9表示回線断等の異
常信号は、メモリに格納された後、特定の受信ワードア
ドレスを付加し、該ワードアドレスとデータ(異常信号
)としてワードシリアル。
ビットパラレルにてデジタル出力回路を介して情報処理
装置に出力される。
〔実施例〕
以下、本発明の実施例を第1図〜第6図により説明する
。第2図は、情報処理装置と結合した遠方監視制御シス
テムの構成例を示したものであり、遠制装置親局2と遠
制装置子局3は、伝送回線4を介して接続されており、
さらに情報処理装置i71と遠制装置親局2は、情報処
理装置とのインタフェース信号5により結合されている
。第1図は。
第2図に示す遠制装置i!1局2のうち本発明に係る部
分の遠制袋51親局の回路構成を示したものであり全て
の処理は、メモリ9に記憶されているプログラムによっ
てマイクロプロセッサ6が実行する様にしである。次に
、子局より表示・計測信号を受信した場合の本発明方式
における動作について。
第1図〜第6図を用いて説明する。遠制装置子局3より
伝送回線4を介して受信した表示・計測信号は、モデム
10にて復調され、直−並変換器7に取り込まれる。直
−並変換器7は、直−並変換器、パリティチエツク、反
転運送チエツク等の誤り検定を行い、検定結果が正常受
信時は、直−並変換器7の割込要因レジスタに表示・計
測信号受信をセットし割込信号14をマイクロプロセッ
サ6に対して発する。一方、検定結果が前回正常受信よ
り異常受信となった場合には、直−並変換器7の割込要
因レジスタに表示渋滞入力をセットし割込信号14をマ
イクロプロセッサ6に対して発する。さらに、モデム1
0が表示回線断発生又は、復旧を検出し場合にも直−並
変換器7は、直−並変換器7の割込要因レジスタに表示
回線断入力をセットし割込信号14をマイクロプロセッ
サ6に対して発する。これによりマイクロプロセッサ6
は、第3図のフローチャートに従って表示・計測信号受
信又は1表示渋滞1表示回線断入力割込処理を実行する
。表示・計測信号受信の場合は、判定ステップ18によ
り割込要因が判定され、処理ステップ19により直−並
変換器7から該受信ワードアドレスとデータを取り込み
、表示・計測信号現状値メモリ35の該受信ワードアド
レスの表示・計測信号現状値36を更新する。又、表示
渋滞入力の場合も、判定ステップ18により割込要因が
判定され処理ステップ2oにより直−並変換器7から表
示渋滞現状値を取り込み表示渋滞9表示回線断現状値メ
モリ37の表示渋滞現状値38を更新する。以下1表示
回線断入力の場合も同様である。その後、処理ステップ
22により該割込要因をリセットし該割込処理を終了す
る。一方、マイクロプロセッサ6は、アイドル状態で第
4図に示すフローチャートに従って情報処理装置へのデ
ィジタル出力処理を実行しており以下にその詳細につい
て説明する。マイクロプロセッサ6は、処理ステップ2
3でワードカウンタを初期化後。
判定ステップ24でワードカウンタが特定ワードアドレ
ス(例えば特定ワードアドレスとして表示・計測信号最
大受信ワードアドレス+1もしくは。
空受信ワードアドレス等を用いる。)かを判定し、結果
がYESであれば、処理ステップ26により該特定ワー
ドアドレス及び表示渋滞・表示回線断現状値メモリ37
の現状値をデータとしてディジタル出力回路11に出力
する。又、結果がNoであれば、処理ステップ25によ
り該ワードアドレス及び表示・計測信号現状値メモ、す
35の該受信ワードアドレスの現状値をデータとしてデ
ィジタル出力回路11に出力する。その後、処理ステッ
プ27にてT1時間遅延した後、レディ信号=1をディ
ジタル出力回路に出力する。次に処理ステツブ29にて
12時間遅延した後、レディ信号=0をディジタル出力
回路11に出力する。さらに、処理ステップ31にて1
3時間遅延した後、判定ステップ32.処理ステップ3
3〜34によりワードカウンタの更新を行い、以上の事
を繰り返し実行する。その詳細タイムチャートは、第6
図の通りである。この様にして、表示・計測信号と表示
渋滞・表示回線断について、情報処理装置とのインタフ
ェースの共有化を図ったのが本発明方式である。又、そ
の他受信ワードアドレスに依存しない信号についても同
様にして情報処理装置へのインタフェースの共有化が実
現可能である。
〔発明の効果〕
本発明によれば、遠制装置と情報処理装置を結合して表
示・計測信号と共に表示渋滞1表示回線断等の異常信号
を情報処理装置へ受け渡す遠制装置において1両者のイ
ンタフェースを共有化することができ、特に1:N形遠
方監視制御システムをより経済的に構築することができ
ると云う効果がある。
【図面の簡単な説明】
第1図は本発明方式における遠制装置親局の回路構成図
、第2図は情報処理装置と結合した遠方監視制御システ
ムの構成図、第3図は本発明方式における表示・計測信
号受信及び表示渋滞1表示回線断入力割込処理フローチ
ャート、第4図は、本発明方式における情報処理装置へ
のディジタル出力処理フローチャート、第5図は本発明
方式における表示・計測信号現状値メモリ及び表示渋滞
。 表示回線断現状値メモリ構成図、第6図は情報処理装置
へのディジタル出力タイムチャー1〜である。 1・・・情報処理装置、2・・・遠制装置親局、3・・
・遠制装置子局、4・・・伝送回線、5・・・情報処理
袋にとのインタフェース信号、6・・・マイクロプロセ
ッサ、7・・・直−並変換器、8・・・並−直変換器、
9・・・メモリ、10・・・モデム、11・・・ディジ
タル出力回路、12・・・データ・バス、13・・・表
示回線断信号、14・・・割込信号、15・・・ワード
アドレス信号、16・・・データ信号、17・・・レデ
ィ信号、18゜24.32・・・判定ステップ、19〜
23.25〜31.33〜34・・・処理ステップ、3
5・・・表示・計測信号現状値メモリ、36・・・表示
・計測信号現状値、37・・・表示渋滞2表示回線断現
状値メモ1ハ38・・・表示渋滞現状値、39・・・表
示回線断現状値。 40・・・ワードのワードアドレス、41・・・ワード
のデータ(現状値)。 第1 図 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 1、遠方監視制御装置(以下、遠制装置と略す。)と情
    報処理装置を結合して表示・計測信号及び表示渋滞、表
    示回線断等の異常信号を情報処理装置へ受け渡す遠制装
    置において、表示渋滞、表示回線断等の異常信号に特定
    ワードアドレスを付加する機構を設け、情報処理装置へ
    の異常信号出力を表示・計測信号受信と非同期にワード
    シリアル・ビットパラレルで行うことを特徴とする遠方
    監視制御装置。
JP27301387A 1987-10-30 1987-10-30 遠方監視制御装置 Pending JPH01117500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27301387A JPH01117500A (ja) 1987-10-30 1987-10-30 遠方監視制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27301387A JPH01117500A (ja) 1987-10-30 1987-10-30 遠方監視制御装置

Publications (1)

Publication Number Publication Date
JPH01117500A true JPH01117500A (ja) 1989-05-10

Family

ID=17521940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27301387A Pending JPH01117500A (ja) 1987-10-30 1987-10-30 遠方監視制御装置

Country Status (1)

Country Link
JP (1) JPH01117500A (ja)

Similar Documents

Publication Publication Date Title
WO2022083060A1 (zh) Fifo存储器及fifo存储器的处理方法
JPH01117500A (ja) 遠方監視制御装置
JP2630077B2 (ja) クロック同期式シリアルインターフェース
JPH03232040A (ja) データ処理装置
JPH0310532A (ja) 回線品質診断装置
US5953349A (en) Data variation detecting system
JPS63181054A (ja) システム拡張装置の状態監視装置
JPH022198B2 (ja)
JPH0721093A (ja) ダイレクトメモリアクセス装置の異常監視方式
JPS60112339A (ja) 環状デ−タ母線障害通知方式
JPS63193254A (ja) 共通入出力バス
JPS59221131A (ja) デ−タ伝送ステ−シヨン
JPS60169950A (ja) デバツグ支援システム
JPS6010379A (ja) デ−タ処理システムのデ−タ転送方式
JPS58107932A (ja) 共通バス障害チエツク方式
JPS5839339B2 (ja) 計算機プログラム正常動作表示装置
JPS61214038A (ja) 基板管理情報読取り方式
JPH0380318A (ja) 系構成情報の更新制御方式
JPH1022986A (ja) シリアル入出力ポート
JPH0784897A (ja) 機器間のデータ転送に好適な情報処理システム
JPS63121936A (ja) トレ−スメモリ制御方式
JPH06350677A (ja) 割込み要求型切替え要求信号監視方式
JPH0214342A (ja) エラー報告方式
JPS5848149A (ja) マルチプロセッシングシステムの異常検知方式
JPH02271449A (ja) バス障害検出方式