JPH01116828A - データ演算処理装置 - Google Patents
データ演算処理装置Info
- Publication number
- JPH01116828A JPH01116828A JP62275328A JP27532887A JPH01116828A JP H01116828 A JPH01116828 A JP H01116828A JP 62275328 A JP62275328 A JP 62275328A JP 27532887 A JP27532887 A JP 27532887A JP H01116828 A JPH01116828 A JP H01116828A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- register
- instruction
- processing device
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70716—Stages
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70716—Stages
- G03F7/70725—Stages control
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野１
本発明は、データ演算処理に係り、特に高速な条件判断
処理が必要なデータ伝送処理に好適なデータ演算処理装
置に関する。 ［従来の技術ｌ 従来のデータ演算処理装置では、演算命令により演算結
果のフラグ（ゼロフラグ、キャリーフラグ等）の変化条
件は固定となっている。この場合の問題点と、問題点の
解決を図った従来例を図を用いて説明する。 第３図は条件判断処理の一例を高級言語Ｃの表記により
表わしたものである。ここでｉｆは条件式であることを
表わし、−は等しいかどうかの条件式を、 は条件式の
論理和を、＋＋は条件式の判定後変数をインクリメント
することを表わす。したがって、図の条件判断処理は、
変数Ｘが１に等しい時または、変数ｙが２に等しい時、
ｆ（Ｘ 、ｙ） ＊ｇ（ｘ、ｙ）の順番に実行し、それ
以外の時はｇ（ｘ、ｙ）のみを実行する。ここでｒ（ｘ
、ｙ）およびｇ（ｘ、ｙ）の変数Ｘおよびｙは条件判断
後のインクリメントした値となっている。図の条件判断
処理をデータ演算処理装置のプログラムで表わしたもの
が第４図である。ここでデータ演算処理装置の命令は表
１に示す動作とする。第４図のＰＵＳＨＦおよびＰＯＰ
Ｆはフラグのスタックへの待避と回復であり、■ＮＣ
命令によるフラグの変化を回避するためのものである。 図に示すように、通常のデータ演算処理装置ではフラグ
の変化を回避するためにスタックを使うが、表２の命令
を追加したデータ演算処理装置ではフラグの変化をプロ
グラムで規定するため、スタックを使用せずに条件判断
が行なえる。この場合のプログラムを第５図に示す。フ
ラグの変化を判定する部分が二つになるため、前記の例
と若干プログラムの構造が異なっている。このフラグの
変化をプログラムで規定するデータ演算処理装置は特開
昭６０−１２８５３２号に記載されている。 表 １ 表 ２ 「愈■偽鬼替止１．トシレナ１−呵晴々 １止てき、余
分なスタックを使わないなどの特徴があるか、フラグ変
化の抑止および解除の命令が必要であり、処理命令の数
は減らず処理の高速化は図れないという問題があった。 本発明の目的は、フラグの変化のプログラムによる制御
と条件判断の高速化を図りたデータ演算処理装置を提供
することにある。 ［問題点を解決するための手段Ｊ 上記目的を達成するために、本発明は、レジスタと演算
器とプログラム制御部とを備える演算処置装置において
、上記演算器の演算結果のフラグを格納するフラグレジ
スタを複数個設けたものである。 これら複数のフラグレジスタを設けるとともに、命令の
種類に応じて、当該命令による演算結果のフラグを上記
複数のフラグレジスタのいずれに格納するか、またはい
ずれにも格納しないかを決定するレジスタ指定手段を設
ける。このレジスタ指定手段は、例えば命令デコーダで
ある。
処理が必要なデータ伝送処理に好適なデータ演算処理装
置に関する。 ［従来の技術ｌ 従来のデータ演算処理装置では、演算命令により演算結
果のフラグ（ゼロフラグ、キャリーフラグ等）の変化条
件は固定となっている。この場合の問題点と、問題点の
解決を図った従来例を図を用いて説明する。 第３図は条件判断処理の一例を高級言語Ｃの表記により
表わしたものである。ここでｉｆは条件式であることを
表わし、−は等しいかどうかの条件式を、 は条件式の
論理和を、＋＋は条件式の判定後変数をインクリメント
することを表わす。したがって、図の条件判断処理は、
変数Ｘが１に等しい時または、変数ｙが２に等しい時、
ｆ（Ｘ 、ｙ） ＊ｇ（ｘ、ｙ）の順番に実行し、それ
以外の時はｇ（ｘ、ｙ）のみを実行する。ここでｒ（ｘ
、ｙ）およびｇ（ｘ、ｙ）の変数Ｘおよびｙは条件判断
後のインクリメントした値となっている。図の条件判断
処理をデータ演算処理装置のプログラムで表わしたもの
が第４図である。ここでデータ演算処理装置の命令は表
１に示す動作とする。第４図のＰＵＳＨＦおよびＰＯＰ
Ｆはフラグのスタックへの待避と回復であり、■ＮＣ
命令によるフラグの変化を回避するためのものである。 図に示すように、通常のデータ演算処理装置ではフラグ
の変化を回避するためにスタックを使うが、表２の命令
を追加したデータ演算処理装置ではフラグの変化をプロ
グラムで規定するため、スタックを使用せずに条件判断
が行なえる。この場合のプログラムを第５図に示す。フ
ラグの変化を判定する部分が二つになるため、前記の例
と若干プログラムの構造が異なっている。このフラグの
変化をプログラムで規定するデータ演算処理装置は特開
昭６０−１２８５３２号に記載されている。 表 １ 表 ２ 「愈■偽鬼替止１．トシレナ１−呵晴々 １止てき、余
分なスタックを使わないなどの特徴があるか、フラグ変
化の抑止および解除の命令が必要であり、処理命令の数
は減らず処理の高速化は図れないという問題があった。 本発明の目的は、フラグの変化のプログラムによる制御
と条件判断の高速化を図りたデータ演算処理装置を提供
することにある。 ［問題点を解決するための手段Ｊ 上記目的を達成するために、本発明は、レジスタと演算
器とプログラム制御部とを備える演算処置装置において
、上記演算器の演算結果のフラグを格納するフラグレジ
スタを複数個設けたものである。 これら複数のフラグレジスタを設けるとともに、命令の
種類に応じて、当該命令による演算結果のフラグを上記
複数のフラグレジスタのいずれに格納するか、またはい
ずれにも格納しないかを決定するレジスタ指定手段を設
ける。このレジスタ指定手段は、例えば命令デコーダで
ある。
【作用］
上記従来技術はフラグの変化をプログラムて禁複数のフ
ラグ格納レジスタを使用することにより、条件判断の処
理単位に別のフラグ格納レジスタを用いることで、フラ
グの待避回復が不要となるのでスタックを使用しないて
条件判断処理の実現が可能となる。また、条件判断命令
でフラグを格納するレジスタを指定するため、フラグ待
避処理のオーバーヘッドはなくなり高速化か実現する。 ［実施例１ 以下、本発明の一実施例について詳細に説明する。第１
図は実施例のデータ演算処理装置のブロック図である。 ｌはクロック発生器、２はレジスタ、３および４はセレ
クタ、５は演算器、６および７はフラグレジスタ、８は
命令レジスタ、９および１０は命令デコーダ（ＩＤ）、
１１はプログラムメモリである。 次に、実施例のデータ演算処理装置の動作を説明する。 実施例のデータ演算処理装置はクロック発生器ｌのクロ
ック信号φ、とφ２に同期して動作する。φ、のタイミ
ングでプログラムメモリ１１から命令を取込み、命令レ
ジスタ８にセットし、φ２のタイミングで演算結果を格
納する。セレクタ３およびセレクタ４は、演算器５の入
力データを命令レジスタ８のオペランドにより、レジス
タ２とフラグレジスタ６およびフラグレジスタ７から選
択する。演算器５の演算結果はレジスタ２とフラグレジ
スタ６およびフラグレジスタ７に格納される。フラグレ
ジスタ６へ格納するかどうかは命令デコーダ９で判定し
、フラグレジスタ７へ格納するかどうかは命令デコーダ
１０で判定する。表３は実施例のデータ演算処理装置の
命令および動作である。 表 ３ 例えばＣＭＰＩの命令では、命令デコーダ９はフラグレ
ジスタ６に格納することを判定し、φ２のタイミングで
フラグレジスタ６に格納のロード信号を出力する。命令
デコーダ１０はフラグレジスタ７への格納ではないため
ロード信号は出力しない。 ＩＮＧＯの命令の時はフラグレジスタ６にもフラグレジ
スタ７にも格納しないため、命令デコーダ９゜命令デコ
ーダ１０のいずれもロード信号を出力しない。 以上により、フラグレジスタ６およびフラグレジスタ７
について命令毎に格納するかしないかを命令デコーダ９
および命令デコーダ１０の構成で決定できる。表３の他
の命令についても同様である０表３の命令により第３図
の条件判断処理をプログラムした例が第２図である０図
中、５番目のＯＲＱのオペランドＦ７とＦ６はフラグレ
ジスタ７とフラグレジスタ６に対応し、フラグレジスタ
７とフラグレジスタ６の論理和をとり、結果をフラグレ
ジスタ６に格納することを意味する。この命令によりフ
ラグレジスタ６とフラグレジスタ７のどちらかのゼロフ
ラグか１であれば、結果の格納された後のフラグレジス
タ６のゼロフラグは１となり、第３図の条件判断処理が
実現できていることがわかる。本実施例のデータ演算処
理装置による第３図の条件判断処理は命令数が６で、条
件判断処理の実行ステップ数も６である。これに対し、
・ 第４図に示す従来例では、命令数がｌＯで実行スは
、命令数が１２で実行ステップ数はフないしＩＯとなり
、本発明のデータ演算処理装置では命令数と実行ステッ
プ数とが共に減少していることがわかる。 以上により、本実施例のデータ演算処理装置は、条件判
断処理の高速化とステップの削減に効果があることがわ
かる。 なお、本実施例ではフラグレジスタを二つとしたが、三
つ以上にしても同等の効果が得られることは明らかであ
る。また、フラグレジスタに格納しない命令については
、複数あるフラグレジスタの条件判断に影響のない一つ
に格納する命令に置換えても同等の効果が得られること
も明らかである。 【発明の効果】 本発明によれば、複雑な条件判断時も演算結果フラグの
待避回復が不要であり、かつ、フラグ変化の抑止、解除
の命令も必要ないので、条件判断処理の高速化と命令数
の削減が図れる。 第１図は本発明の実施例のデータ演算処理装置のブロッ
ク図、第２図は実施例のデータ演算処理装置によるプロ
グラム例を示す説明図、第３図は条件判断処理の例を示
す説明図、第４図、第５図は従来例の演算処理装置によ
るプログラム例を示す説明図である。 １・・・クロック発生器 ２・・・レジスタ ３．４−・・セレクタ ５・・・演算器 ６．７−・・フラグレジスタ ８・・・命令レジスタ ９ 、１０−・・命令デコーダ １１−・・プログラムメモリ 出願人 株式会社 日 立製作所 代理人 弁理士 富 １）和 子 第２図 ０ＷｆＰｌ ８１．ｘ ｘ −ｍ Ｊ ａ ＰＩ
ＩｆＮＣ０ｘｘ＋＋ ｃＭＰ２番２．３’ ！−”２ＩＮＣＯｙ
ｆ＋ 第３図 ｉｆ （（ｘ＋＋ ｍ ／〕 Ｉｆ （ｙ＋＊
ａｍ２）） ｆ（ｘ、ｙ）；Ｑ（’ｓ！”ｓ 第４図 ＣＭＰ ＃ｌ、Ｘ Ｘ＝ｍｌｔｆ＋判断ＰＵＳ
ＨＦ ｘ ＝ ／ ｔ７＋Ｒｅｒｌｌｔｙ＋
ｆ？ｊｌＩＮＣＸ ｘ＋＋ ＣＭＰ １１２．ｙ ｙ”ｌｆｒ＃”Ｊ１１ｒＰ
Ｕ９４ Ｆ ｙ −−１／＋ １５１−得２１
ＮＣＩ ）’＋” ＰＯＰ Ｆ ｙｕＩｔｎ１８１ｔｙ＋Ｄ４ｒ
！ＩＢＥＱ ＬＡＢＥＬＩ ＰＯＰＦ ＸＭ冨ｌめ結果め口復第５ｖ！Ｊ ＣＭＰ ８１．ｘ ｚｚ＝ｔ１ＭＱｔｆｒＦＮ
Ｅ ’７う７゛泗ンイｒ：ｔｈａ
ｎＩＮＣｘ ｘ啼十圧
フラ７°！ｌ化め計可ＢＮＥ ＬＡＢＥＬＩ ｍｃ ｙ ｙ＋÷ ＪＭＰ ＬＡＢＥＬ２
ラグ格納レジスタを使用することにより、条件判断の処
理単位に別のフラグ格納レジスタを用いることで、フラ
グの待避回復が不要となるのでスタックを使用しないて
条件判断処理の実現が可能となる。また、条件判断命令
でフラグを格納するレジスタを指定するため、フラグ待
避処理のオーバーヘッドはなくなり高速化か実現する。 ［実施例１ 以下、本発明の一実施例について詳細に説明する。第１
図は実施例のデータ演算処理装置のブロック図である。 ｌはクロック発生器、２はレジスタ、３および４はセレ
クタ、５は演算器、６および７はフラグレジスタ、８は
命令レジスタ、９および１０は命令デコーダ（ＩＤ）、
１１はプログラムメモリである。 次に、実施例のデータ演算処理装置の動作を説明する。 実施例のデータ演算処理装置はクロック発生器ｌのクロ
ック信号φ、とφ２に同期して動作する。φ、のタイミ
ングでプログラムメモリ１１から命令を取込み、命令レ
ジスタ８にセットし、φ２のタイミングで演算結果を格
納する。セレクタ３およびセレクタ４は、演算器５の入
力データを命令レジスタ８のオペランドにより、レジス
タ２とフラグレジスタ６およびフラグレジスタ７から選
択する。演算器５の演算結果はレジスタ２とフラグレジ
スタ６およびフラグレジスタ７に格納される。フラグレ
ジスタ６へ格納するかどうかは命令デコーダ９で判定し
、フラグレジスタ７へ格納するかどうかは命令デコーダ
１０で判定する。表３は実施例のデータ演算処理装置の
命令および動作である。 表 ３ 例えばＣＭＰＩの命令では、命令デコーダ９はフラグレ
ジスタ６に格納することを判定し、φ２のタイミングで
フラグレジスタ６に格納のロード信号を出力する。命令
デコーダ１０はフラグレジスタ７への格納ではないため
ロード信号は出力しない。 ＩＮＧＯの命令の時はフラグレジスタ６にもフラグレジ
スタ７にも格納しないため、命令デコーダ９゜命令デコ
ーダ１０のいずれもロード信号を出力しない。 以上により、フラグレジスタ６およびフラグレジスタ７
について命令毎に格納するかしないかを命令デコーダ９
および命令デコーダ１０の構成で決定できる。表３の他
の命令についても同様である０表３の命令により第３図
の条件判断処理をプログラムした例が第２図である０図
中、５番目のＯＲＱのオペランドＦ７とＦ６はフラグレ
ジスタ７とフラグレジスタ６に対応し、フラグレジスタ
７とフラグレジスタ６の論理和をとり、結果をフラグレ
ジスタ６に格納することを意味する。この命令によりフ
ラグレジスタ６とフラグレジスタ７のどちらかのゼロフ
ラグか１であれば、結果の格納された後のフラグレジス
タ６のゼロフラグは１となり、第３図の条件判断処理が
実現できていることがわかる。本実施例のデータ演算処
理装置による第３図の条件判断処理は命令数が６で、条
件判断処理の実行ステップ数も６である。これに対し、
・ 第４図に示す従来例では、命令数がｌＯで実行スは
、命令数が１２で実行ステップ数はフないしＩＯとなり
、本発明のデータ演算処理装置では命令数と実行ステッ
プ数とが共に減少していることがわかる。 以上により、本実施例のデータ演算処理装置は、条件判
断処理の高速化とステップの削減に効果があることがわ
かる。 なお、本実施例ではフラグレジスタを二つとしたが、三
つ以上にしても同等の効果が得られることは明らかであ
る。また、フラグレジスタに格納しない命令については
、複数あるフラグレジスタの条件判断に影響のない一つ
に格納する命令に置換えても同等の効果が得られること
も明らかである。 【発明の効果】 本発明によれば、複雑な条件判断時も演算結果フラグの
待避回復が不要であり、かつ、フラグ変化の抑止、解除
の命令も必要ないので、条件判断処理の高速化と命令数
の削減が図れる。 第１図は本発明の実施例のデータ演算処理装置のブロッ
ク図、第２図は実施例のデータ演算処理装置によるプロ
グラム例を示す説明図、第３図は条件判断処理の例を示
す説明図、第４図、第５図は従来例の演算処理装置によ
るプログラム例を示す説明図である。 １・・・クロック発生器 ２・・・レジスタ ３．４−・・セレクタ ５・・・演算器 ６．７−・・フラグレジスタ ８・・・命令レジスタ ９ 、１０−・・命令デコーダ １１−・・プログラムメモリ 出願人 株式会社 日 立製作所 代理人 弁理士 富 １）和 子 第２図 ０ＷｆＰｌ ８１．ｘ ｘ −ｍ Ｊ ａ ＰＩ
ＩｆＮＣ０ｘｘ＋＋ ｃＭＰ２番２．３’ ！−”２ＩＮＣＯｙ
ｆ＋ 第３図 ｉｆ （（ｘ＋＋ ｍ ／〕 Ｉｆ （ｙ＋＊
ａｍ２）） ｆ（ｘ、ｙ）；Ｑ（’ｓ！”ｓ 第４図 ＣＭＰ ＃ｌ、Ｘ Ｘ＝ｍｌｔｆ＋判断ＰＵＳ
ＨＦ ｘ ＝ ／ ｔ７＋Ｒｅｒｌｌｔｙ＋
ｆ？ｊｌＩＮＣＸ ｘ＋＋ ＣＭＰ １１２．ｙ ｙ”ｌｆｒ＃”Ｊ１１ｒＰ
Ｕ９４ Ｆ ｙ −−１／＋ １５１−得２１
ＮＣＩ ）’＋” ＰＯＰ Ｆ ｙｕＩｔｎ１８１ｔｙ＋Ｄ４ｒ
！ＩＢＥＱ ＬＡＢＥＬＩ ＰＯＰＦ ＸＭ冨ｌめ結果め口復第５ｖ！Ｊ ＣＭＰ ８１．ｘ ｚｚ＝ｔ１ＭＱｔｆｒＦＮ
Ｅ ’７う７゛泗ンイｒ：ｔｈａ
ｎＩＮＣｘ ｘ啼十圧
フラ７°！ｌ化め計可ＢＮＥ ＬＡＢＥＬＩ ｍｃ ｙ ｙ＋÷ ＪＭＰ ＬＡＢＥＬ２
Claims (1)
- 【特許請求の範囲】 １、レジスタと演算器とプログラム制御部とを備える演
算処置装置において、上記演算器の演算結果のフラグを
格納するフラグレジスタを複数個設けたことを特徴とす
るデータ演算処理装置。 ２、命令の種類に応じて、当該命令による演算結果のフ
ラグを上記複数のフラグレジスタのいずれに格納するか
、またはいずれにも格納しないかを決定するレジスタ指
定手段を設けた特許請求の範囲第１項記載のデータ演算
処理装置。 ３、上記レジスタ指定手段は命令デコーダである特許請
求の範囲第２項記載のデータ演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275328A JPH01116828A (ja) | 1987-10-30 | 1987-10-30 | データ演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275328A JPH01116828A (ja) | 1987-10-30 | 1987-10-30 | データ演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01116828A true JPH01116828A (ja) | 1989-05-09 |
Family
ID=17553927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275328A Pending JPH01116828A (ja) | 1987-10-30 | 1987-10-30 | データ演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01116828A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467262A (ja) * | 1990-07-09 | 1992-03-03 | Tsukuba Univ | 基本関数演算方式 |
| US8086830B2 (en) | 2005-03-31 | 2011-12-27 | Panasonic Corporation | Arithmetic processing apparatus |
-
1987
- 1987-10-30 JP JP62275328A patent/JPH01116828A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467262A (ja) * | 1990-07-09 | 1992-03-03 | Tsukuba Univ | 基本関数演算方式 |
| US8086830B2 (en) | 2005-03-31 | 2011-12-27 | Panasonic Corporation | Arithmetic processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11282679A (ja) | 演算処理装置 | |
| GB2159309A (en) | Vector processor | |
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| US20240004663A1 (en) | Processing device with vector transformation execution | |
| JPH01116828A (ja) | データ演算処理装置 | |
| US6266764B1 (en) | Program controller for switching between first program and second program | |
| JP2503984B2 (ja) | 情報処理装置 | |
| US5220670A (en) | Microprocessor having ability to carry out logical operation on internal bus | |
| JP2865717B2 (ja) | 情報処理装置及び命令処理方法 | |
| JPS6116112B2 (ja) | ||
| JP2731740B2 (ja) | 通信レジスタ付並列計算機 | |
| JPS5851353A (ja) | プログラム制御回路 | |
| JP2925842B2 (ja) | パイプライン処理装置 | |
| JPS6023378B2 (ja) | 情報処理装置 | |
| JPH0338613B2 (ja) | ||
| JPS63141131A (ja) | パイプライン制御方式 | |
| JP2004110528A (ja) | 信号処理回路 | |
| JPH01154236A (ja) | 時分割タスク実行装置 | |
| JPH01175633A (ja) | データ処理装置 | |
| JPH0340139A (ja) | マルチタスクシステムにおけるコンテキスト切換方法 | |
| JPS58176752A (ja) | マクロ命令フエツチ方式 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPS63195735A (ja) | 命令実行方式 | |
| JP2003140888A (ja) | マイクロプロセッサおよびコプロセッサ並びにそれらを備えた演算処理システム | |
| JPH0685166B2 (ja) | マルチプロセッサシステムの命令制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040414 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040614 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20140126 |