JPH0467262A - 基本関数演算方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術上の利用分野］ 本発明は、加算、減算及び乗算の機能並びに浮動小数点
表示、整数表示相互間の変換機能を持つ浮動小数点数値
演算プロセッサと、演算の対象となるデータを記憶蓄積
するメモリ装置とを有し、また、制御用マイクロプロセ
ッサ、制御用メモリ及び制御回路を持つ数値演算制御部
を有して成る基本関数演算方式に関する。

逆数の計算、平方根及びその逆数の計算、三角間数、逆
三角関数、指数関数、対数関数等いわゆる初等関数の計
算並びに疑似乱数の発生のような基本関数の演算は、本
発明の基本関数演算方式により高速にベクトル演算で実
行することができる。

〔従来の技術〕

スーパーコンピュータでは、パイプライン方式によるベ
クトル演算で高速の浮動小数点数値演算を実現している
が、この機能をパーソナルコンピュータ（ＰＣ）やワー
クステーション（ＷＳ）に搭載するには機能の簡単化、
小型化が必要である。またスーパーコンピュータ等のベ
クトル演算では、一連の演算中に条件分岐などが行えな
いので、性能が低下したり、プログラミングが難しくな
ったりする。近年に至り、パーソナルコンピュータやワ
ークステーションに高速浮動小数点演算専用のＬＳＩ（
ＦＰＵ）を付加して、浮動小数点数値演算能力を高める
ことができるようになった。

上述のような数値演算制御部を持つ方式では、制御用メ
モリ中にベクトル演算命令の手順や初等関数の計算手順
等を予め記憶させておき、制御用マイクロプロセッサか
ら制御回路に、演算開始指令と共に所要の手順を格納し
である制御用メモリのアドレスを与えると、制御回路は
そのアドレスから命令を読み出し、その命令を復号化し
て、データ用のメモリ装置と数値演算プロセッサとの間
のデータ転送やプロセッサにおける演算を実行させる。

１つの命令を実行し終わると次の命令を読み出して同様
の順序を繰り返し、それによってベクトル演算を行うの
である。また、命令中にサブルーティンへの分岐命令が
あると、そのサブルーティンのアドレスを読み出し、サ
ブルーティンの最後には復帰命令があって、サブルーテ
ィンを呼び出した命令の次の命令に実行が戻る。こうし
てベクトル演算中にもサブルーティンを使用することが
できる。

浮動小数点数値演算プロセッサ（ＦＰＵ）とデータを記
憶するメモリ装置と演算を制御する処理装置とを有する
浮動小数点演算方式は、同じ出願人による特願昭筒６２
−２３１．０９３号（特開昭第６４−７４６１７号）で
開示されているが、科学技術計算用としては未だ十分な
ものとは云えない。

〔解決しようとする課題〕

本発明の目的は上述の方式をさらに改良して、加減乗算
の機能及び浮動小数点、整数画表示間の変換機能しか持
たない浮動小数点数値演算プロセッサを用いて上記の基
本関数等の高速演算を実現しようというものである。

〔課題解決の手段〕

本発明による上述のような基本関数演算方式は、スカラ
演算及びベクトル演算を共に高速で実行するために、上
記数値演算制御部においては、ベクトル演算の終了を表
す命令とサブルーティンからの復帰を表す命令とは同一
の符号構成とし、上記制御回路は、一連の命令シークエ
ンス中に該符号構成の命令が現れた時に該命令に先行す
るルーティン命令を呼び出したものが何であったかを判
別する機能を有し、それが制御用マイクロプロセッサで
あればベクトル演算の終了を実行し、制御回路であれば
サブルーティンからの復帰を実行するように構成したこ
とを特徴とする。

ベクトル演算は制御用マイクロプロセッサから見れば一
連の纏まった計算をする点では１つのサブルーティンと
見做すことができる。

本発明の１つの実施例においては、数値演算制御部は、
１つ又は複数の制御用マイクロプロセッサから多数の制
御回路を同時並列に使用できるように、各制御回路には
それを他の制御回路と区別する符号を出力する機能を付
与して構成したことを特徴とする。

本発明のまた別の実施例においては、数値演算制御部は
、１つの制御回路に複数の制御用マイクロプロセッサを
対応させることができるように、演算を開始させた制御
用マイクロプロセッサを他の制御用マイクロプロセッサ
から区別する機能を該制御回路に付与して構成したこと
を特徴とする。

本発明の更にまた別の実施例においては、数値演算制御
部は、その制御回路の中に条件分岐制御部を設け、該条
件分岐制御部は条件レジスタ・ファイル、条件判定部及
び命令アドレス・ポインタを有して成ることを特徴とす
る。

これにより、ベクトル演算中に演算結果に応じて条件分
岐が可能となる。

〔実施例〕

以下、図面により本発明の詳細な説明する。

第１図に示すのは、浮動小数点数値演算プロセッサにベ
クトル演算をさせる回路接続の概略である。浮動小数点
数値演算プロセッサ１と計算の対象となるデータを格納
するメモリ装置であるデータメモリ２とを制御するため
に、制御用マイクロプロセッサ３と制御用メモリ４と制
御回路５を含む演算制御部（第１図中、破線で囲んだ部
分）がアリ、制御用マイクロプロセッサ３から制御用メ
モリ４に対して予めベクトル演算の手順や初等関数計算
手順等のサブルーティンを書き込んで置く。

演算開始指令が制御用マイクロプロセッサ３から制御回
路５に、開始すべき計算手順の格納しである制御用メモ
リ４内のアドレスと共に与えられると、制御回路５はメ
モリ４から該開始すべき計算手順を読み出し、復号化し
てからこれによって数値演算プロセッサ１とデータメモ
リ２との間に所要のデータの転送を行わせ、数値演算プ
ロセッサ１に所要の演算を行わせる。

１つの命令を実行し終わると次の命令を読み出して同様
の順序を繰り返し、それによってベクトル演算を行うこ
とができる。また、命令中にサブルーティンへの分岐命
令があると、そのサブルーティンのアドレスを読み出し
、サブルーティンの最後には復帰命令があって、サブル
ーティンを呼び出した命令の次の命令に実行が戻る。こ
うしてベクトル演算中にもサブルーティンを使用するこ
とができる。

制御用マイクロプロセッサ３から見るとベクトル演算は
、１つの纏まった計算をするのでサブルーティンと見做
すことができる。そこでベクトル演算の終了を表す命令
とサブルーティンからの復帰を表す命令とを同一の符号
にしておき、制御回路５は全実行しているルーティンを
呼び出したのが制御回路であったか又はマイクロプロセ
ッサであったかを記憶しておくと、呼び出したのが制御
回路であればサブルーティンからの復帰を実行し、呼び
出したのが制御用マイクロプロセッサであればベクトル
演算の終了を実行するようにできる。

これによって、例えば初等関数等のルーティンをマイク
ロプロセッサ（すなわちスカラ演算）から呼び出すこと
も制御回路（すなわちベクトル演算）から呼び出すこと
もできるようになる。

第２図に示すのは、第１図に示す実施例の一変形であっ
て、２つの制御回路を配置した回路接続の概略である。

第１図と同じ回路コンポネントには同じ引用番号を付し
、変形部分についてはそれが容易に判別できるようなサ
フィックスが引用番号に付しである。各制御回路には他
の制御回路と区別する符号を出力する機能を設け、ベク
トル演算の終了時に、それを命じた制御用マイクロプロ
セッサにこれを知らせる時にこの符号も送る。

これにより１つの（又は後述のように複数の）制御用マ
イクロプロセッサから２つ（またはそれ以上の数の）制
御回路を同時並列に使用することができる。

浮動小数点数値演算プロセッサ１として例えば高速浮動
小数点演算ＬＳＩのＬ６４１３３を用いると、これは６
０ナノ秒で加算と乗算を行うことができる。

従って１００要素のベクトルの加算は６マイクロ秒で終
了する。しかしマイクロプロセッサが入力ベクトルや出
力ベクトルのアドレスを計算し、制御回路に設定するに
もやはり数マイクロ秒を要する。

そこで本発明のように制御回路を２つ設けて、１つの制
御回路が演算プロセッサｌを制御してデータメモリ２と
演算プロセッサ１との間でベクトル演算を行っている間
に、もう１つの制御回路が次に行うべきベクトル演算の
ための設定をして置くことができ、これにより演算ブロ
モ・ンサの性能を充分に引き出すことができる。これは
ベクトル演算が多い応用に対して有効である。

第３図に示すのは、第１図に示す実施例のまた別の一変
形であって、１つの制御回路に複数の（図では３つの）
制御用マイクロプロセッサが対応するように配置した回
路接続の概略である。第１図と同じ回路コンポネントに
は同じ引用番号を付し、変形部分についてはそれが容易
に判別できるようなサフィックスが引用番号に付しであ
る。

制御回路に演算を開始させた制御用マイクロプロセッサ
を他の制御用マイクロプロセッサと区別する符号が、制
御回路中に記録されていると、複数の制御用マイクロプ
ロセッサからベクトル演算や基本関数等の高速演算を該
制御回路に行わせることができる。

スカシ演算中に基本関数等の演算が混在しているような
場合には、浮動小数点数値演算ブロモ・ノサでの計算時
間に比較して制御用マイクロプロセッサの処理時間が多
くなるので、複数の制御用マイクロプロセッサから数値
演算プロセッサ１と制御回路５を使うと、これらの利用
効率が良くなる。

スカシ演算中に基本関数等の演算が多くある場合に有効
な使用例である。

第４図は、ベクトル演算中に演算結果に応して条件分岐
を可能にする制御方式、すなわち条件分岐制御部５１を
制御回路中に設けた実施例において、条件レジスタ・フ
ァイル５２、条件判定部５３及び命令アドレス・ポイン
タ５４を有する条件分岐制御部５１の回路接続の概略を
説明する図である。

従来ベクトル演算を行うシステム等では命令フェッチ、
デコード（復号化）、実行などをオーバラップさせて順
次行う、いわゆるバイブライン方式を採用しているが、
この方式では次の命令をフェッチする時期が、演算結果
によって分岐するか否かを判定する時期より早くなるこ
とがあるため、種々の困難が生じる。

本発明の条件分岐制御部５１においては、条件レジスタ
・ファイル５２が条件をラッチするのであって、プログ
ラムで分岐するか否かを判定するための条件をここに取
り込むことを指定し、該条件を分岐のための条件として
使用する。上記の困難を回避するために、分岐命令は１
ステツプで実行されるようにし、分岐命令以外の命令は
通常のバイブライン方式で実行されるようにすると、分
岐命令の実行は従来のプロセッサと同様の順で実行され
る。これによりベクトル演算中でも条件分岐が通常のプ
ログラミングの順に行われ、プログラミングが容易にな
る。

条件レジスタ・ファイル５２を複数個の条件をラッチす
る回路で構成し、いくつかの条件を貯えるようにすると
便利である。条件分岐命令よりもパイプラインのステッ
プ数だけ先に条件をラッチする必要はあるが、この制限
はプログラムする場合には分かりやすい。

条件分岐を用いて関数の計算を高速に行う例として、逆
正接関数（ａｒｃ　ｔａｎｇｅｎ　ｔ）の計算の流れ（
手順）を第５図に示す。計算精度を効率よく高める為に
、変数ＸをＯ≦Ｘ≦１　（従って０≦Ａｒｃｔａｎ　ｘ
≦π／４）の範囲に変換してから、多項式近似によりＡ
ｒｃｔａｎ　ｘの計算を実行しようとすれば、条件分岐
が２回生しる。すなわち第５図の手順１で入力データ（
変数）Ｘが０≦Ｘか否かを判定条件として分岐が生じ、
その結果は第５図の手順７において用いられ、次に第５
図の手順３でＸ１≦１か否かを判定条件としてもう１度
分岐が生じ、その結果は第５図の手順６において用いら
れるのである。

以下、基本関数等の具体的な計算への応用例をいくつか
、構成と手順の概略を示す図面を用いて説明する。これ
らの実施例を通して、いくつかの初等関数計算で共通に
簡単な回路を用いることにより、高速に初等関数の計算
がスカラ演算、ベクトル演算のどちらからでも行うこと
ができ、かつ小型化できることが理解されよう。

逆ｌぽ口ｔ１ 第６図は、逆数をニュートン法で計算するための初期値
をＲＯＭによって惨え、これから逆数を精度良く計算す
るための演算の構成と手順を説明する図である。

入力Ｘの指数部をｅとすると、ｙの指数部は１２６−ｅ
が与えられる。Ｘの仮数部を１．ｆ　とすると、ｙの仮
数部は２／１．ｆの近位値が与えられる。

ｙはＩ／ｘの近似値として相対誤差は２−”または２−
１６である。ｙの誤差が２−１のとき、ｙ′は相対誤差
２−１ｓ　、　、″は相対誤差２−２４である。

従来は多項式近似によって初期値を求めているが、本方
式ではＲＯＭへのアドレスとして入力データをラッチす
る、ＲＯ？Ｉから初期値を読み出す、という２ステツプ
の演算により、初期値ｙが与えられる。

また、ニュートン法の２回目の反復においては、従来は
ｙ’　＝ｙ’　　（２−ｘｙ’　）の演算方式を用いて
いるが、３２ｂｉｔ演夏器では２〜３　Ｘ　２−２４の
誤差が生じる０本方式では、 ΔＹ＝’ｊ’　　（１−ｘｙ’　　） ｙ’　　＝ｙ’　　＋Δｙ という計算を行うことにより１ステップ増えるが、誤差
は２−”　　（最下位１ｂｉｔ）におさえられる。

′　　　びその゛　の５ 第７図は、平方根の逆数をニュートン法で計算するため
の初期値をＲＯＭによって与え、これから平方根を精度
良く計算するための演算の構成と手順を説明する図であ
る。

入力Ｘの指数部をｅとすると、ｙの指数部は（３９７−
ｅ）／２−１２７　　（ｅが偶数の場合）又は（３８０
−ｅ　）　／２−１２７　　（ｅが奇数の場合）が与え
られる。Ｘの仮数部を１．ｆとするとｙの仮数部ば２／
、ρ丁７の近似値が与えられる。

ｅが偶数の場合にｙに１／Ｊ丁をかけると、ｙは１／７
丁の近似値として相対誤差が２−８である。

ｙ′は相対誤差２−”　、Ｗは５の近似値として相対誤
差２−”　、ｗ’は相対誤差２４４である。

従来は、多項式近似によってｆマの近位値を求め、ニュ
ートン法を適用しているが、除算を含むので、高速化で
きない。本方式ではｌ／、／−マの近似値を求め、ｌ／
７７を与えるニュートン法を用いており、除算を必要と
しない。しかも、２回目の反復においてＸとＷ２の差を
用いてＷの値を補正する形に処理するので、従来の方法
より丸め誤差が少ない。

び・　　　の量 第８図は、指数関数を計算するための指数部埋め込みの
構成と手順を説明する図である。レジスタ８１に貯えら
れたデータのうち、ｂｉ　ｔ２３ないしｂｉｔ３０の８
ビツト（指数部）を、レジスタ８２に貯えられたデータ
のうち、ｂｉｔＯないしｂｉｔ７の８ビツトで置き換え
たものを出力する。

指数関数の計算方法は次のとおりである。

ｚ＝ｅｘｐ（ｘ）−２ツとおくと ｅｘ、＝２７ これより両辺のｌｏｇ、をとると ｘ−１ｏｇ＊２ツ　＝　　３”　　ｌｏｇ、　　２従っ
てｙ＝ｘ／ｌｏｇａ２ ここで７”３’＋　＋３’ｚ　＋０．５とおく、ただし
ｙｌはｙの整数部、ｙ２はｙの小数部０．５とし、ｆ　
（ｙｚ）は２（０・５−ｖｙ２＋の近似多項式とすると ｚ　＝　２　ｙＩｘ　ｆ　（ｙｚ）　トナル。

従って、２を求めるには、ｆ　（ｙｚ）の多項式近似に
よりｆ　（３１りを求め、その指数部に３’＋＋１２７
を埋め込めばよい。

計算手順は ■　入力データＸが８８．７２２８より大きい時、ｅｘ
ｐ（ｘ）はオーバーフローするのでエラーとする。

■　入力データＸが−８７，３３６５より小さい時、ｅ
ｘｐ　（ｘ）はアンダーフローするので ｚ　＝ｅｘｐ（ｘ）　＝０．０ として、■へ進む。

■　Ｖｒ＝最近整数（ｙ−０，５）を求める。

■　ｆ　（ｙｚ）の近似多項式を求める。

■　ｆ　（ｙｚ）の指数部にｙｔ＋１２７を埋め込む。

→２とする。

■　２の出力 である。

加減乗算により指数部にｙｌを埋め込むには、１０ｇｚ
　Ｖ　ｌ　〜ｙ１回の乗算をしなければならず、データ
の値によっては非常に時間がかかる。本発明により１ス
テツプでこの操作が行なえるので高速となる。

第９図は第８図の一変形で、指数部にレジスタ８２から
７Ｆを埋め込むようにした場合の手順を説明する図であ
る。また、第１０図はこれを更に変形して指数部に７Ｆ
と云う値を直ちに埋め込むようにした場合の説明図であ
る。（第１０図の方法では、レジスタ８２に７Ｆと云う
値をロードする手順が省けるので、第９図よりもさらに
少し時間が短縮できる。）第１１図は以上の指数部め込
みにより、対数関数計算のために指数部取り出しを行う
手順を説明する図である。図中、ＸＯＲは排他的論理和
（ｅｘｃｌｕｓｉｖｅＯＲ）を表す。さらに第１２図は
第８図から第１１図までを纏めて、仮数部取り出しと指
数部取り出しを行って、対数関数計算のための演算の構
成と手順を説明する図である。

対数関数の計算方法として、 ｚ＝ｌｏｇｘ を計算するには、 Ｘ　”　２　ｘ’　Ｘ　Ｘ　ｚ で表されていると考える。ここでＸＩはＸの指数部であ
る。また、ｘ２はＸの仮数部と等しい値を持つ浮動小数
点である。つまり、Ｘの仮数部に指数部として１２７を
つけたものであるとすると、ｚ　＝　ｌｏｇ　（２”Ｘ
　Ｘｚ　） ＝　　ｘ、　Ｘｌｏｇ　２　＋ｌｏｇ　ＸｚＸ２は１．
０≦ｘ　＜２．０であるが、近似多項式を１／７丁−１
．０〜ｆ丁−１，０ の範囲で計算すると、 ｙ　＝　ｘ　ｚ　Ｘ　ＪＴ３１　、　Ｏを求めて、ｆ　
（ｙ）　＝　ｌｏｇ　（ご（１＋ｙ））の近似多項式を
計算する。

ｚ＝ｘ＋　Ｘｌｏｇ２　＋ｆ（ｙ） で答えが求められる。

計算手順は ■Ｘ≦０ならエラーとする。

■Ｘの指数部ｘ１を取り出す。これは第１１図に説明し
たやり方でｂ　ｉ　ｔ３０ないしｂ　ｉ　ｔ２３に指数
部のみを残す手順であって、先ず始めにレジスタ８１に
はデータを、レジスタ８２には３２ビツトともＯを入れ
ておき、次にレジスタ８２の下位８ビツト　（ｂｉｔ７
ないしｂｉｔｏ）でレジスタ８１の指数部（ｂｉｔ３０
ないしｂ　ｉ　ｔ２３）を置き換え、続いて元のデータ
とこれとのビット毎のＸＯＲをとると、ｂｉｔ３０ない
しｂ　ｉ　ｔ２３に元の指数部が残り、その他のビット
（ｂｉｔ３１．ｂｉｔ２２〜ｂ　ｉ　ｔＯ）は全部Ｏに
なる。それから浮動小数点数値演算プロセッサ（ＦＰＵ
）により整数から浮動小数点へ変換し、更に２４３を掛
けると指数部の浮動小数点表示×１が得られる。

■Ｘの仮数部の浮動小数点表示ｘ２を取り出す。

これは第９図又は第１０図のやり方で■と同様の手順に
よればよいのだから詳しい説明は省略する。

ＱＤ　　３’＝Ｘｚ　×、ｒｒｌｌ、０　ヲ計！。

■　ｆ　（ｙ）の近似多項式の計算 ｆ　（Ｙ）　＝ａｏ＋ａ＋ｙ　＋ａｚ３１”＋ａｚｙ３
＋−−−■　Ｚ＝Ｘ＋　Ｘｌｏｇ２　＋ｆ（ｙ）の計算
。

■　２の出力となる。

＋　ａ、ｙ’・ ■の多項式の計算では、 ｆ　　（ｙ）＝ａｏ＋＋ａ＋ｙ　　＋ａｚｙ２＋ａ３ｙ
３＋−−−−−　　＋ａｔｙ７　　　　　（１）という
計算をする。これを加算と乗算を同時に行うことができ
るＦＰＵを用いて高速に計算するには、 ステップＩ　　Ｙ””　ｙＸ　ｙ　同時に行うステップ
２　　ａ　７　Ｘ　ｙ”　＝　ｂ　７　　　　↓ステッ
プ３　　ａａＸｙ”＝ｂ、、　　　−−−−−ｂｙ　＋
　ａ５＝ｃ５ステップ４　、　　Ｃｓ×Ｎ＝ｂｓ　　　
−−−−−ｂｈ　＋８ｍ＝Ｃ４ステツプ５　　Ｃａ×ｙ
”＝ｂａ　　　−−−−−ｂ５＋ａ３＝Ｃ３ステップ６
　　Ｃ＋ＸＶ”＝ｔｌｚ　　　−−−−−ｂａ　＋ａｚ
＝Ｃｚステップ７　　ｃｚ×ｙ”＝ｂｚ　　　−−−−
−ｂ３＋ａ＋　＝（。

ステ゛ンプ８ｃＩＸｙ　＝ｂｌ　　　−−−−−ｂｚ＋
ａｏ＝ｃ。

ステップ９　　　　　　　　　　　　　　　ｂ＋　＋　
Ｃｏ　＝　ｆ　（ｙ）の９テスツプで計算できる。

従来は、（１）式を ｆ　（ｙ）　＝　（（（（（（ａ　ｔｙ＋ａａ）　ｙ＋
ａＳ）　ｙ＋ａ４）ｙ＋ａ３）　ｙ＋ａｚ）　ｙ＋ａ　
Ｉ）ｙ＋ａ。

という形に書き換えて計算していた＊　　（Ｈｏｒｎｅ
ｒの方法）この方法では乗算と加算が順に１つずつ行わ
れなければならないため、１４ステツプかかるが、本方
式では、５ステツプ高速になる。

加減乗算のみでは、指数部を取り出すことができない。

整数から浮動小数点への変換により、指数部を取り出す
方法では、仮数部の最上位ビ・ノドからの桁上げなどの
影響があり、丸めの方法を制御できないとうまくいかな
い。ここでは、ＸＯＲを用いてこれを避けた。

仮数部の取り出しでは第９図のように、レジスタ８２に
７Ｆをロードして埋め込むこともできる。

しかし、この方法では２ステツプの時間がかかるが、第
１０図のように、７Ｆという値を直に埋め込むと１ステ
ツプででき、１ステツプ分高速となる。

髪凱甚敗葛生底 次に採り上げるのは、Ｍ系列疑似乱数の発生である。大
量の乱数を生成しようとする場合は、制御用マイクロプ
ロセッサに代わって専用の制御回路により高速データ転
送を行い、いわゆるベクトル演算を用いるやり方で高速
に乱数を発生させることができる。

第１３図は、ベクトル演算で乱数を発生させるときのシ
ステム構成の一例を示す図であって、第１３図中のＸＯ
Ｒ回路は第１４図に示す通りである。この方式では制御
用マイクロプロセッサに代わって高速のデータ転送を行
う専用の制御回路を設け、データ転送を制御用マイクロ
プロセッサを介することなくデータメモリとＸＯＲ回路
との間で直接行う。

第１５図は高速データ転送を行う専用の制御回路の構成
の一例を示す図である。

ベクトル演算は、制御回路のメモリ、ＸＯＲ回路、ＦＰ
Ｕ間データ転送によって高速に行われる。

まず初期設定を行う。制御メモリに乱数発生の手順、ア
ドレスレジスタに演算中にアドレスバスに出力するアド
レスの初期値（配列データの先頭アドレス）、増分レジ
スタにアドレスの増分値、終了レジスタに最終出力アド
レスを設定する。

次に開始制御回路をアクセスすることにより演算が開始
される。マイクロプロセッサは制御回路が演算の終了を
知らせるのを待つ。制御回路は命令を読み取って、ＸＯ
ＲとＦＰＵに命令を出力し、アドレスレジスタは順次ア
ドレスを出力し、これに応じてメモリ、ＸＯＲ回路、Ｆ
ＰＵ間でデータの転送、演算が行われる。

演算の手順は ■　データメモリに、２個の乱数の元となるデータを入
れておく。

■　正規化のための係数をＦＰＵのレジスタにラッチし
ておく。

■　データメモリから乱数の元となるデータをＸＯＲ回
路レジスタ（イ）に読み込む。

■　さらにそのデータのｑ個前のデータをレジスタ（ロ
）に読み込む。

■　（イ）と（ロ）のデータのＸＯＲをとったものをメ
モリに書き込む（（イ）のデータの読み取ったところに
書き込む）と同時にＦＰＵのレジスタにもラッチする。

■　ＦＰＵ中で正規化のための係数と■でラッチしたデ
ータを乗算して、正規化を行うと同時に、前回■又は■
で読み込んだデータの次のデータをＸＯＲ回路のレジス
タ（イ）に読み込む。

■　■〜■を２回繰り返す。

制御回路の加算器では、アドレス値に増分値の加算を行
い、アドレスレジスタの内容を更新する。

増分値が正のときはアドレス出力が終了レジスタの内容
より大きくなったことを、増分値が負のときはアドレス
出力が終了レジスタの内容より小さくなったことを比較
器により検出し、終了制御回路に伝えられ演算が終了す
る。終了後はマイクロプロセッサとバスを接続し、マイ
クロプロセッサの制御下で他の処理を行う。

２回の繰り返しの終了は、終了レジスタとアドレス出力
との比較による方法以外に、条件分岐を用いる方法があ
る。

最初２個の乱数の元となる数として、正の数のみを用意
しておくとＸＯＲ演算では、符号が変わらないので、第
１６図のように２個のデータの次に負の数を入れておき
、（ロ）への入力データが負になれば、アドレスレジス
タの値をＰだけ減じ、更にｑ回の実行後、入力レジスタ
（イ）の入力データが負になるのを検出して、乱数発生
の演算を終了することもできる。

ベクトル演算の実行時間は、初期設定の時間＋１要素当
たりの演算時間×ベクトルの要素数となる。ＸＯＲ回路
などにより乱数発生をベクトル演算化することにより、
この時間で乱数が発生できる。

具体例として、ｐ　＝５２１　、ｑ　＝３２として、乱
数を発生させるＦＰＵとして６０ｎｓのＬ６４１３３を
用いると、２４０　ｎｓに１個の一様乱数が得られた。

ベクトル゛　のデバッグ パイプライン方式の場合、ステップ実行のために、単に
クロックを１つずつ与えると、パイプライン中で途中結
果が停まってしまい、進行状況をうまく把握することが
難しい。そこでステップ実行時には、パイプライン初段
から終段まで１つのクロックを順次送ることを１ステツ
プと考え、１つの波がパイプラインに沿って動くように
すると、途中の実行の様子がよく分かるようになる。こ
れは前に述べた条件分岐の方式なので、この方法でベク
トル演算中の実行順序と同一のデータ処理が行われる。

第１７図は本方式のパイプライン制御回路の構成を説明
する図であって、これに対して従来の方式によるパイプ
ライン制御回路の構成は第１８図に示す通りである。

本方式では、命令フェッチ、デコード、実行が順次１動
作して１つの命令が３ステップ動き、１つずつ命令が完
結するのでわかりやすい。これに対して従来の方式では
、命令フェッチ、デコード、実行が一斉に動作して３つ
の命令が１ステツプずつ動き、並列動作なのでわかりに
くい。この動作の違いを第１９図〜第２１図に示す。

第１９図はパイプライン方式によるベクトル演算の連続
実行のタイムチャートである。連続実行の場合は、従来
方式でも、本方式でも同じように動作する。従来方式の
ステップ実行の場合のタイムチャートを第２０図に示す
。従来方式では、ステップ実行の指令により１ステツプ
の実行をする（命令■の実行、命令■のデコード、命令
■のフェッチを同時に行う）。この方式では、条件分岐
命令をフェッチしてから条件を調べないと実際に判定さ
れる条件がわからない。また、既に次の命令のデコード
、次の次の命令のフェッチが終わっているので、命令を
途中で書き換えても、実行に反映されない。また、例え
ば■の命令をフェッチした時に停止させると、この時は
まだ■の実行が終わっていない。しかし、デバッグをし
ている人間は、■の命令が実行されないのが正常ではな
いように感じ、デパックしにくい。

本方式によるステップの実行の場合のタイムチャートを
第２１図に示す。本発明による方式では、ステップ実行
の指令により１命令をフェッチし、デコードし、実行す
るので、条件分岐命令の前に設定されている条件を調べ
ることが可能である。

また、次のステップ実行指数があってから命令をフェッ
チするので、命令を書換えて実行することが可能である
。

ベクトル　　　のエラー 第２２図は、ベクトル演算中にソフトウェア的にエラー
を検出して停止する回路の構成を説明する図である。

エラーが生じた場合、エラー処理をソフトウェアで行う
ので、すぐには停止せず、エラー処理ルーチンの最後に
書く特別な停止命令を設けて、これにより停止する。す
るとマイクロプロセッサ−にエラーにより停止したこと
が知らされる。

従来スーパーコンピュータのベトクル演算などでは、ベ
クトル演算中にエラー（オーバーフローなど）が生じた
場合、そのエラーを生じたのが、何番目の演算であった
かなどを記録しておき、連のベクトル演算を終了してか
らプロセッサにエラーを知らせる。しかし、この方式を
採用すると、関数計算などで、入力データが正しくない
場合（例えば対数の計算で入力が０又は負であったよう
な時）には、この方法では対数の計算中にオーバーフロ
ーがあったということしかわからない。

本方式では、まず関数に入力されたデータが正しい範囲
にあるかどうかをベクトル演算中であってもチエツクす
ることにし、図のように入力の判別を行う。この時、デ
ータが不正なものであった場合には、バードウェア的に
エラーがあったことを知らせるため、例えば、第２３図
に示す対数計算におけるエラー処理の例ではＩｎ　（自
然対数）の計算の途中でオーバーフローが実際に発生す
るのを待たずに、直ちにオーバーフローなどのエラーを
わざと発生させ、マイクロプロセッサに割り込みをかけ
る。そして、特別の命令でベクトル演算の途中であって
も、直ちに停止し、以後の計算をしない。これは、一部
でエラーが住じた場合でもそのベクトル演算全体が無意
味なものとなることが多いからである。直ちに停止する
ことにより、停止時の状況が保存されるので、マイクロ
プロセッサから、停止した後の各レジスタの内容などの
状況を調べることにより、どのような原因でエラーが起
こったかを容易に把握できる。

【図面の簡単な説明】

第１図は、浮動小数点数値演算プロセッサにベクトル演
算をさせる回路接続の概略を示す図であり、 第２図は、第１図に示す実施例の一変形であって、２つ
の制御回路を配置した回路接続の概略を示す図であり、 第３図は、第１図に示す実施例のまた別の一変形であっ
て、１つの制御回路に複数の制御用マイクロプロセッサ
が対応するように配置した回路接続の概略を示す図であ
り、 第４図は、ベクトル演算中に演算結果に応じて条件分岐
を可能にする制御方式において、条件分岐制御部の回路
接続の概略を説明する図であり、第５図は、条件分岐の
具体例として逆正接関数の計算の手順を示す流れ図であ
り、 第６図は、逆数をニュートン法で計算するための演算の
構成と手ｊ＠を説明する図であり、第７図は、平方根と
その逆数をニュートン法で計算するための演算の構成と
手順を説明する図であり、 第８図、第９図、第１０図、第１１図及び第１２図は、
指数関数及び対数関数の計算のための演算の構成と手順
を説明する図であり、 第１３図、第１４図、第１５図及び第１６図は、ベクト
ル演算で乱数を発生させるときのシステム構成の例を示
し、かつ、これを説明するための図であり、第１７図は
、ベクトル演算のデバッグのための本発明の方式による
パイプライン制御回路の構成を説明する図であり、第１
８図はこれと対比して従来の方式によるパイプライン制
御回路の構成を説明する図であり、 第１９図、第２０図及び第２１図は、第１７図に示す構
成と第１８図に示す構成との動作の違いを理解するため
の説明図であり、 第２２図は、ベクトル演算中にソフトウェア的にエラー
を検出して停止する回路の構成を説明する図であり、 第２３図は、第２２図に示す実施例の具体例として、対
数計算におけるエラー処理の手順を説明する図である。 １・・・浮動小数点数値演算プロセッサ２・・・データ
メモリ ３、３Ａ、　３Ｂ、　３Ｃ・・・制御用マイクロプロセ
ッサ４・・・制御用メモリ ５、５Ａ、　５Ｂ・・・制御回路 ５１・・・制御回路中の条件分岐制御部間

Claims (1)

1. 【特許請求の範囲】 １、加算、減算及び乗算の機能並びに浮動小数点表示、
   整数表示相互間の変換機能を持つ浮動小数点数値演算プ
   ロセッサと、演算の対象となるデータを記憶蓄積するメ
   モリ装置とを有し、また、制御用マイクロプロセッサ、
   制御用メモリ及び制御回路を持つ数値演算制御部を有し
   て成る基本関数演算方式において、スカラ演算及びベク
   トル演算を共に高速で実行するために、上記数値演算制
   御部においては、ベクトル演算の終了を表す命令とサブ
   ルーティンからの復帰を表す命令とは同一の符号構成と
   し、 上記制御回路は、一連の命令シークエンス中に該符号構
   成の命令が現れた時に該命令に先行するルーティン命令
   を呼び出したものが何であったかを判別する機能を有し
   、それが制御用マイクロプロセッサであればベクトル演
   算の終了を実行し、制御回路であればサブルーティンか
   らの復帰を実行するように構成したことを特徴とする基
   本関数演算方式。 ２、数値演算制御部は、１つ又は複数の制御用マイクロ
   プロセッサから多数の制御回路を同時並列に使用できる
   ように、各制御回路にはそれを他の制御回路と区別する
   符号を出力する機能を付与して構成したことを特徴とす
   る請求項１に記載の基本関数演算方式。 ３、数値演算制御部は、１つの制御回路に複数の制御用
   マイクロプロセッサを対応させることができるように、
   演算を開始させた制御用マイクロプロセッサを他の制御
   用マイクロプロセッサから区別する機能を該制御回路に
   付与して構成したことを特徴とする請求項１に記載の基
   本関数演算方式。 ４、数値演算制御部は、その制御回路の中に条件分岐制
   御部を設け、該条件分岐制御部は条件レジスタ・ファイ
   ル、条件判定部及び命令アドレス・ポインタを有して成
   ることを特徴とする請求項１ないし３のうちのいずれか
   １項に記載の基本関数演算方式。