JPH01114136A - 環状構内通信回路網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、航空機内におけるデジタル化されたオーディ
オの通信に特に有用な多節環からなる構内通信回路網に
関する。

連合王国特許２１１００５６号に開示されているように
、航空機内の異なる位置に配置されている無線機器と操
作者とを相互接続するには、中央制御装置を頼りにしな
いような装置を分布させなければならない。更に、この
ようなオーディオ通信制御装置は許容し得る遅延の上限
に設定せねばならない。これは要するに、オーディオデ
ータは通常短いバースト或はパケットで到着し、従って
短いパケットで送信すべきであるという事実に基いてい
ることを意味する。

構内通信回路網は星形、バス或は環の何れかの形状であ
る。以前にオーディオ分配方式に使用されていた星形方
式は、単一点障害に影響されやすく、また新しい装置が
必要になると再設計を必要とする。連合王国特許２１１
００５６号に開示されているようなバス方式はある程度
分配及び融通性に有用であるが、そのプロトコルはデー
タが衝突する危険がある。このような衝突を回避するよ
うなプロトコルを用いると、重大な遅延をもたらすか或
は極めて複雑になってしまう。例えば合図通過バ′スプ
ロトコルは大量のデータパケットを送信する場合は満足
できるものであるが、デジタル化されたオーディオに対
しては受認できない程非効率的である。従って、現在で
はデジタル化されたオーディオの通信には環状回路網が
最も適切であると考えられる。

現存する環プロトコルの形状は何れも、航空機内のオー
ディオ通信制御のために完全に満足できるものではない
。合図通過環は上述した理由から非効率的である。大き
い環に固有の遅延を使用することによって動作し、環を
多数のスロット間間隙及びパケット挿入用スロットに分
割するスロット式環は、例えば無線機の電源投入時のよ
うに節が環内に導入される時或は環から除去される時に
、満足できるように機能しない。送信を希望する端末に
対して環の通路内に登録を挿入することを許可する登録
挿入環は、環の全ての節に共通な時間フレームを絶えず
再限定する必要がある。

本発明は、同じ長さの複数のパケットを循還させる多節
環からなる構内通信回路網を提供し、各活動節は環に恒
久的に接続されるパケットと同じ長さのレジスタを備え
、各節は送信する各パケットに満杯或は空の何れかのラ
ベルを附す手段、受信しつつあるパケットが満杯である
か空であるかをこのラベルに従って試験する手段、及び
受信したパケットが空でない限りその節からの新しいデ
ータパケットの送信を阻止する手段を有している。

本発明による環状回路網は、事実上従来のスロット式環
及び登録挿入環アーキテクチャの組合せであり、ある節
が受けるパケットが利用可能（即ち空）である確率を相
対的に高めて、データをその節から単に次の節に中継す
るのではなく、新しいデータの送信を可能ならしめる。

これにより源節から宛先節まで環に沿うデジタル化され
たオーディオの送信の遅延は最小になる。更に、受信し
たパケットが満杯であるか或は空であるかを試験するこ
とによってその節の受信レジスタは恒久的に接続可能と
なり、また循還するパケットの数は活動節の数に等しく
なるので環のプロトコルは簡略化される。

各節は、節が環に所定の遅延を導入する活動状態と、節
が単にレピータとして作用し環には実質的に遅延を導入
しない不活動状態との間で切替可能とすることが好まし
い。

各節は、環内を循還するパケット間の間隙を検出する手
段、及び検出した間隙に応答してその節を不活動状態か
ら活動状態へ切替える電気スイッチを有していることが
好ましい。

各節は、送信レジスタと並列に受信レジスタを備えてい
ることが好ましく、各レジスタはシフトレジスタである
ことが好ましい。節が活動である時には、受信レジスタ
及び送信レジスタは環に接続される。節が不活動である
時には、環を破断させないように受信レジスタ及び送信
レジスタを直接接続によって分路することが好ましい。

構内通信回路網は、更に、デジタル化されたオーディオ
を環に送信し、環から受信するために少なくとも１つの
節にオーディオ装置を備えることも好ましい。間隙セン
サを設けである場合には、この間隙センサはオーディオ
装置が投入された時だけ作動し、間隙を検出した時だけ
節をその活動状態に入らしめることが好ましい。このよ
うにすると、ある節において装置のスイッチが投入され
た時、節が活動となるまでにある遅延が存在することに
なり既に環を循還しているデータの変形が回避される。

以下に添附図面を参照して本発明の好ましい実施例を説
明する。

航空機通信制御装置のための二重冗長・逆回転環状構内
通信回路網は、節から節へ小さいパケットでデジタル化
されたオーディオ信号及び制御データの両者を送信する
。第４図に示す実施例においては節の数は４であり、２
つの環Ａ、Ｂによって相互接続されているが、通常は環
Ａだけが接続される。４つの節Ｐ、Ｑ、Ｒ及びＳはそれ
ぞれ第１図に示す型である。第１図において垂直破線の
右側部分は節に近い環の部分を示し、左側部分はその節
において環にアクセスする手段を表わしている。

箱間のシリアルデータ転送は、９１ｍ　Ｓ　Ｍ　Ａコネ
クタによって終端されている多重モード光ファイバ２に
よって達成される。１対の電気・光変換器３は、この節
における光ファイバ２とのインターフェイスをなしてお
り、例えば８５０ｎｍ、　　１３００ｎｍ、或は１５５
０ｎｍの光波長で動作する。環のビットレートは毎秒２
０メガビツトであり、公差は毎秒±５キロビットである
。箱間のシリアルデータ転送のための伝送コーディング
法は“マンチェスタ■バイフェース”に適合する。

同一の長さを有し、且つ活動節１の数と同数のパケット
が環内を循還する。実際には各パケットは１つのスロッ
トを占有し、次のパケットとはスロット間間隙によって
分離されている。各スロットは２８×８ビツトバイト、
即ち２２４ビツトのスペースを占有する。

各節は２つのシフトレジスタを備えており、各レジスタ
は精密に１パケツト長であり、受信レジスタＲＸ及び送
信レジスタＴＸとして機能する。

レジスタＲＸは、電線１００及びスイッチ１７によって
レジスタＴＸを側路するので、データは受信レジスタＲ
Ｘ或は送信レジスタＴＸの何れかから選択的にクロック
される。第１図にシフトレジスタＲＸ、ＴＸの左側部分
に示されているパケット組立／分解区分１３　（第３図
及び第６図）は、必要な時に、受信レジスタからデータ
を読出し、環上へ送信するために同一フォーマットでデ
ータを送信レジスタ内へ凹込む。

パケットフォーマットは以下の通りである。各パケット
の２８バイトは標題通報として知られる４バイトのオー
バーヘッド、及びデジタル化されたオーディオ或は制御
データの何れかの形状の２４バイトの情報に分割される
。第１のオーバーヘッドバイトはパケットの同期のため
に確保されており、同期検出器３６によって読取られる
。第２のオーバーヘッドバイトは制御フィールドを形成
し、その８ビツトには監視ビット、満杯／空ビソト、デ
ータ／音声ビット、送信／受信ＰＴＴビット、無効ビッ
ト及びパリティビットが含まれるが、これらの機能に関
しては後述する。オーバーヘッドの４バイトの中の第３
のバイトは発信節、即ちパケットを環上へ送信した節の
アドレスを表わす２進コードを含み、このコードはアド
レスデコーダ３３によって検出される。第４のオーバー
ヘッドバイトは特別なアドレスを含むが、その目的は本
発明を理解するために不可欠なものではない。

パケット組立／分解区分１３は、送信レジスタＴＸのオ
ーバーヘッドバイトをセットするための回路１９乃至２
４及び２６をも含む。

音声パケットとデータパケットとはデータ／音声ビット
のセットによって区別される。何れの型のパケットであ
ってもその情報区分は情報読取り回路３４によって読取
られ、また情報書込み回路２５によって送信レジスタ内
へ書込まれる。音声パケットの情報区分は、２ミリ秒よ
りは長くない経過時間に相当するデジタル的に符号化さ
れたオーディオの１９２ビツトを含む。データパケット
の情報フィールドは、無線機の選択、制御及び同調のた
めの便益、或は内蔵試験情報（ＢｒＴＩ）をダウンロー
ドするための便益、或は破損した環の部品交換及び監視
節の再割当てのための便益に供されるが、これらの機能
に関しては後述する。

データバスは、受信レジスタＲＸから情報読取り回路（
３４）まで、及び該回路から２つのスイッチ３９．４０
及び制御インターフェイス４２によって情報書込み回路
２５まで情報バイトを輸送する。情報をパケット組立／
分解区分１３から例えばパイロットのヘッドセットのよ
うな外部装置まで読出す必要がある場合には、情報は出
力ＦＩＦＯレジスタ４１へ供給される。情報を外部装置
から環へ送信する必要がある場合には、情報はランチ４
３からスイッチ４０を通して情報書込み回路２５へ供給
される。

中間アクセス方法及び電源投入手順を説明する。

節１には付属する装置のスイッチを切ると、スイッチ５
が閉じて電線４がその節の残余の電気装置を分路する。

環上のデータは光・電気変換器３間を実質的に無遅延で
転送される。装置のスイッチが投入されると、ビットレ
ート検出器６に応答する間隙センサ１４（第１図及び第
２図）はパケット間の間隙を探査する。パケット間間隙
を検出すると、それは制御インターフェイス４２に通知
され、制御インターフェイス４２はスイッチ５を開かせ
て分路を切断し残余装置を作動せしめる。第２図は、不
活動状態から活動状態へのこの変化を図解するものであ
り、スイッチ１５及び１６は電線４を環Ａに接続する位
置から受信レジスタ及び送信レジスタを環Ａに接続する
図示の位置まで移動するのである。

送信レジスタＴＸからのパケットの送信は、それがスロ
ット間間隙を引伸ばすように制御される。

これは既に環を循還しているデータの変形を回避する。

同様に、電源切断に対してはこの切替プロセスはスロッ
ト間間隙中に反転する。

送信レジスタ及び受信レジスタのクロッキングを説明す
る。数箱から百節まで、或はそれ以上の節を有し、高ビ
ットレートで作動する環においてはクロッキングは特別
な配慮を必要とする。本発明の好ましい形状では、受信
クロックはデータ・ロックされている（即ち、受信レジ
スタＲＸ内へデータをクロッキングするためのクロック
は、到来データ流から回復される）。これは普通の技術
を用いてクロック回復回路３７によって達成される。し
かしながら、送信クロックは自走であり、これによりそ
のようにしなければ周波数が若干異なるクロック間で発
生するジッタを回避する。筒内にデータが集群しその結
果若干のデータが失われるのを回避するために送信レジ
スタＴＸからのデータの送信は、パケットの所定ビット
が受信レジスタＲＸ内へ到着するのを監視するパケット
位置カウンタ３８から供給されるトリガによって開始さ
れる。即ち送信クロック発生器１８は、受信したパケッ
ト内の固定された点によってトリガされるのである。こ
れは第３図に示されており、第３図において受信クロッ
ク回復回路３７の誤差△ｒ１及び送信クロック発生器１
８の誤差△ｆ２は等しくなく、発生したクロックは回復
されたクロックから独立している。

環の通常動作を説明する。全てのパケットは順次に受信
レジスタＲＸ内ヘクロックされる。満杯／空ビットは関
連回路２９によって監視される。

もしパケットが満杯であれば、発信アドレスと、制御イ
ンターフェイス４２から供給されるその節のアドレスと
がアドレスデコーダ３３によって比較される。その結果
アドレスデコーダ３３は３出力の中の１つを発生する。

即ちそのパケットが同じ節から発せられた場合には“自
身”出力を、その節が通信を希望している節のアドレス
を有するパケットであれば“希望”出力を、また無視す
べき節から発せられたパケットであれば“無視”出力を
発生する。もしパケットが“満杯”で且つアドレスデコ
ーダ３３の出力が“無視”或は“希望”であれば、スイ
ッチ１７が受信レジスタＲＸを電線１００を介して環に
接続するので、受信レジスタＲＸは環内のレピータとし
て作用しく遅延を伴う）、パケットは変形されることな
く　（後述のように多分監視ビットは例外である）再送
信される。

もしアドレスデコーダ出力が“無視”であれば情報がレ
ジスタから読出されることはないが、出力が“希望”で
あれば情報読出し回路３４によって読出され、ＦＩＦＯ
レジスタ４１へ供給される。

パケットは“満杯”であるがアドレスデコーダ３３の出
力が“自身”であれば、スイッチ１７は送信レジスタＴ
Ｘを環に接続し、受信レジスタＲＸ内に記憶されている
パケットは破棄され次の到来パケットによって書き直さ
れる。送信レジスタＴＸは、新しい“満杯”パケットが
、或は環内の次の節において爾後に破棄させるため満杯
／空ビットを“空”にセットした“ダミー”パケットの
何れかを送信する。“自身”パケットを破棄する目的は
、パケットが１回よりも多く環内に送信されるのを防ぐ
ことにある。

“空”であることが分ったパケットは“自身”パケット
と同様に処理される。新しい“満杯”パケット、或はも
し送信を待っているパケットが存在しなければ“空”ダ
ミーパケットが送信レジスタＴＸによって送信される。

元の“空”パケットは受信レジスタＲＸにおいて破壊さ
れる。

環内の何処かにおいて源アドレスが破壊された、従って
発信節が自分との関係を否定したパケットが環内に累積
するのを防ぐために、破壊されたパケットが監視される
。これは環内の節の１つを監視節として指定することに
よって達成される。全ての節が監視節となることが可能
であり、監視節は環の第１節として割当てられて電源が
投入される。しかし、この節が不首尾であれば監視節機
能を再割当てするための手順が再開される。　　。

監視モード制御回路２７は監視機能を制御する。

この回路の人力は、受信レジスタＲＸの監視ビットに対
応する監視ビット読出し／書込み回路２日から供給され
る。監視モード制御回路２７はレジスタＲＸ、ＴＸの何
れかの監視ビット及び送信レジスタＴＸの満杯／空ビッ
トをセットすることが可能である。

第１図に示す節１が監視節であるものとすれば、監視モ
ード制御回路２７は何れかのレジスタから送られる全て
のパケットの監視ビットをセットさせる。もし監視節に
到着するパケットの監視ビットが既にセットされていて
このパケットをその発信節が除去し損ねたことを表わし
ていると、このパケットの満杯／空ビットを“空”にセ
ットすることによって破棄される。−これによりこのパ
ケットは環内の次の節の受信レジスタにおいて書き直さ
れることになるであろう。

ある節の制御パネル上のスイッチによってＰＴＴ及び無
効機能を要求すると、例えば操作者が要求する特定の便
益に依存して、特定の簡閲のバケ・ノドの通信方法が変
更される。回路網からデータパケットを介して要求があ
ると、内蔵試験情報（ＢＩＴＩ）が何れかの節から環回
路網上に送信される。

以下に第４図及び第５図を参照して環状回路網の二重冗
長度を説明する。通常の動作の下では逆回転環Ａ、Ｂの
一方のみが使用される。しかし、ある節に障害が発生す
るか、或は簡閲の環の一部に障害が発生すると環の動的
な回線交替を行う手段が作動する。第５図に示すように
各項Ａ、Ｂは図示した節の領域内に、光フアイバ部分Ａ
１．Ａｚ：Ｂ、、Ｂ、を相互接続する（第１図の光・電
気変換器３を介して）電線４Ａ、４Ｂを有している。

これらの電線は、節制御回路５０からの信号によって作
動するスイッチ５Ａ、５Ｂ（各スイッチは第１図のスイ
ッチ５に対応する）によって遮断することができる。受
信レジスタＲＸは制御回路５０によって制御される双投
スイッチＳＲ及び別の電線によって、スイッチ５Ｂのフ
ァイバ部分Ｂ１側の電線４Ｂか、或はスイッチ５Ａのフ
ァイバ部分Ａ２側の電線４Ａの何れかに接続可能である
。同様に、送信レジスタＴＸは制御回路５０によって制
御される双投スイッチＳＴ及び別の電線によって、スイ
ッチ５Ｂのファイバ部分Ｂ２側の電線４Ｂか、或はスイ
ッチ５Ａのファイバ部分Ａ、側の電線４Ａの何れかに接
続可能である。第１図に示すような通常動作の下では環
Ａのみが使用され、環Ｂは冗長である。この形態におい
てはスイッチＳア及びＳＲは両レジスタを第５図に示す
ように環Ａの電線４Ａに接続している。

各節の制御回路５０は、該回路が受信するパケット内の
“回線切替”制御ビットのステータスを検査し、それが
環Ａから環Ｂへ“回線切替”を行うように別の節が回線
交替自体を要求したものであるか否かを決定する（もし
パケットを環Ｂから受けていたのであれば逆になる）。

回線交替が要求されている場合には、スイッチＳＴが切
替えられて送信レジスタＴＸは他方の環へ（図示の例に
おいてはファイバ部分８２例の環Ｂへ）接続される。こ
れにより回線はファイバ部分Ａ２からレジスタＲＸ及び
レジスタＴＸを経てファイバ部分Ｂ２へ切替わる。

回線切替は、第４図に示すように４節Ｐ、　Ｑ。

Ｒ及びＳからなる回線網内の節ＰとＱとの間に障害を生
じた場合等に発生する。

この障害は、節Ｐ及びＱにおいて回線切替が行われ図示
のようにループを再構成することによって補修される。

これは以下のようにして達成される。節Ｐからの信号を
受信することに失敗するか、或は節Ｐから不正確なデー
タ流を絶えず受信し、従ってデータを環Ａからではなく
環Ｂから受けるように自身の回線切替スイッチを選択し
ている節Ｑは再構成パケット（その“回線切替”ビット
は適切にセットされている）を節Ｒに送信し、短時間の
関節Ｒからの応答を待つ。節Ｒはこの再構成パケットを
節Ｓに中継し、節Ｓはこのパケットを節Ｐに中継する。

この手順は、節Ｐが応答すべき障害を検出するまで環を
巡って続行される。節Ｐが障害を検出すると節Ｐの制御
回路５０は回線切替スイッチを切替えてその送信レジス
タを環Ｂに接続する。このプロセスには１ミリ秒より長
い時間を必要としない。

再構成プロセスの結果、障害がファイバ光リンクの障害
ではなく節円で発生していることが見出されれば、その
節は回路網から恒久的に切離され、即ち側路され（例え
ばスイッチ５Ａ及び５Ｂを閉じることによって）、回線
切替スイッチは元の位置にリセットされる。このプロセ
スには５ミリ秒以上はかからない。

バイロフトのような操作者にとって若干のチャンネルを
同時に聴取する必要が屡々ある。勿論、このような同時
チャンネル受信によって操作者の頭を混乱させないよう
にすることが必須である。

回路網スロット割当てが動的であるために、明確に限定
された起動点及び終了点を有する主フレーム構造は実際
的ではない。その代りとして、各節は自身のサンプル間
の間隔（即ちその自身のサンプルエポック）を用いてそ
れ自身のフレーム期間を発生する。これは第７図に示し
である。第７図において、操作者の節が送信するパケッ
トは波形７−１上のパルスで示され、選択されたチャン
ネル（即ち選択された節）から受信されるパケットは３
つの異なる波形７−２．７−３及び７−４上のパルスで
示されている。受信中の節は、それ自身のサンプルエポ
ック内に現われる回路網からの全てのパケットは同一時
点に発生したものと見做す。第７図に示すように、相隣
る破線対間に３パケツトの各群は同一時点に発生したも
のと見做される。例えば、各オーディオパケットが１サ
ンプルを含むものとすれば、１２ｋＨｚのサンプルレー
トに対して各節は８３マイクロ秒毎に１パケツトを発生
する。

第６図を参照する。パケット組立／分解区分１３から受
けたサンプルは、サンプルフォーマツティング回路４４
内に１サンプルエポツクの間記憶される。サンプルフォ
ーマツティング回路４４は各入力チャンネル毎に１つの
出力チャンネルからなる並列出力を有し、各出力チャン
ネルは利得係数記憶回路４５から供給される利得係数に
よって回路４６−１．４６−２．４６−３等において利
得調整される。利得調整された出力は加算回路４７にお
いて加算され、その出力はデジタル出力はデジタル・ア
ナログ変換器４８においてアナログオーディオ信号に変
換される。

【図面の簡単な説明】

第１図は、本発明を実現する環の１つの節のブロック線
図であり、 第２図は、第１図の節の一部の簡略化ブロック線図であ
って環へのアクセス及び電源投入手順を示し、 第３図は、第１図の節の一部の簡略化ブロック線図であ
って節の受信レジスタ及び送信レジスタ内へのデータの
クロックイン及びクロックアウトの方法を示し、 第４図は、本発明を実現する４節を有する二重冗長・逆
回転環を示し、 第５図は、第４図の環の各節に組合わされている切替装
置を示し、 第６図は、環の節の１つにおいて環の若干の節からのオ
ーディオ信号を多重チャンネル同時受信する装置のブロ
ック線図であり、 第７図は、第６図の装置の動作を説明する波形図である
。 Ａ、　Ｂ・・・・・・環、Ｐ、　Ｑ、　Ｒ，Ｓ、　　１
・・・・・・節、ＲＸ・・・・・・受信レジスタ、ＴＸ
・・・・・・送信レジスタ、２・・・・・・光ファイバ
、３・・・・・・電気・光変換器、５．１５，１６．１
？、３９．４０・・・・・・スイッチ、６・・・・・・
ビットレート検出器、 １３・・・・・・パケット組立／分解区分、１４・・・
・・・間隙センサ、 １８・・・・・・送信クロック発生器、１９・・・・・
・監視ピントセツティング回路、２０・・・・・・満杯
／空ビツトセツティング回路、２１・・・・・・データ
／音声ビットセツティング回路、２２・・・・・・ＰＴ
Ｔビットセツティング回路、２３・・・・・・無効ビッ
トセツティング回路、２４・・・・・・アドレスビット
セツティング回路、２５・・・・・・情報書込み回路、 ２６・・・・・・パリティビットセツティング回路、２
７・・・・・・監視モード制御回路、２８・・・・・・
監視ビット読出し／書込み回路、３３・・・・・・アド
レスデコーダ、 ３４・・・・・・情報読出し回路、３６・・・・・・同
期検出回路、３７・・・・・・クロック回復回路、 ３８・・・・・・パケット位置カウンタ、４１・・・・
・・出力ＦＩＦＯレジスタ、４２・・・・・・制御イン
ターフェイス、４３・・・・・・ランチ、４４・・・・
・・サンプルフォーマツティング回路、４５・・・・・
・利得係数記憶回路、 ４６・・・・・・利得調整回路、４７・旧・・加算回路
、４８・・・・Ｓ・デジタル・アナログ変換器、５０・
・・・・・節制周回路。 特許庁長官　吉　１）文　毅　殿 １．事件の表示　　　昭和６３年特許願第１８３３９２
号２、発明の名称　　環状構内通信回路網３、補正をす
る者 事件との関係　　出願人 名　称　　ジ−イージー　マルコニ　リミテッド４、代
理人

Claims (1)

1. 【特許請求の範囲】 １、長さが共通する複数のパケットが循還し、複数の節
   を含む環からなる構内通信回路網であって：各活動節は
   環に恒久的に接続されるパケットと同一長のレジスタ（
   ＲＸ）を備え；各節は節が送信する各パケットに満杯或
   は空の何れかのラベルを附す手段（２０）、受信しつつ
   あるパケットが満杯であるか空であるかをこのラベルに
   従って試験する手段（２９）、及び受信したパケットが
   空でない限りその節からの新しいデータパケットの送信
   を阻止する手段を有する構内通信回路網。 ２、パケットと同一の長さのレジスタは受信レジスタ（
   ＲＸ）であり、このレジスタはパケットと同一の長さの
   送信レジスタ（ＴＸ）と並列に接続されている請求項１
   記載の構内通信回路網。 ３、レジスタ或は各レジスタはシフトレジスタである請
   求項１記載の構内通信回路網。 ４、各節は、節が環に所定の遅延を導入する活動状態と
   、節が単にレピータとして作用し環には実質的に遅延を
   導入しない不活動状態との間で切替可能である請求項１
   記載の構内通信回路網。 ５、各節は、環内を循還するパケット間の間隙を検出す
   る手段（１４）、及び検出した間隙に応答してその節を
   不活動状態から活動状態へ切替える電気スイッチ（１５
   、１６）を有する請求項４記載の構内通信回路網。 ６、節が不活動である時には、受信レジスタ及び送信レ
   ジスタは直接接続（４）によって分路される請求項４記
   載の構内通信回路網。 ７、デジタル化されたオーディオを環に送信し、環から
   受信するために少なくとも１つの節にオーディオ装置を
   も備えた請求項１記載の構内通信回路網。 ８、デジタル化されたオーディオを環に送信し、環から
   受信するために少なくとも１つの節にオーディオ装置を
   も備え、節或は各節の間隙センサはオーディオ装置が投
   入された時だけ作動し、間隙センサは間隙を検出した時
   だけ節をその活動状態に切替えさせる請求項５記載の構
   内通信回路網。 ９、複数のパケットを循還させるための２つの逆回転・
   二重冗長・複数節環（第４図Ａ、Ｂ）からなる構内通信
   回路網であって：各活動節はパケットと同一長のレジス
   タ（ＲＸ）を備え、該レジスタは通常動作中には恒久的
   に一方の環に接続され；各節は、節が受信するパケット
   からの情報に応答して環への接続を一方の環から他方の
   環へ回線切替せしめるように再構成する制御手段（５０
   ）を有する構内通信回路網。