JPH01112350A

JPH01112350A - 携帯可能媒体

Info

Publication number: JPH01112350A
Application number: JP62269713A
Authority: JP
Inventors: Kiyoyoshi Nara; 精悦奈良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-10-26
Filing date: 1987-10-26
Publication date: 1989-05-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、たとえばＣＰＵ、データメモリ、内部電池
などを内蔵し、電卓、時刻表示などのカード単体で用い
たり、端末機に挿入することにより用いる多機能ＩＣカ
ードなどの携帯可能媒体に関する。

（従来の技術）従来、ＣＰＵ、データメモリ、内部バッテリなどを内蔵
し、キーボード、表示部などを有し、電卓、時刻表示な
どでカード１１′Ｌ体で用いたり、端末機に挿入するこ
とに用いられる多機能のＩＣカードが開発されている。

このようなＩＣカードにおいて、内部バッテリの低下を
検知する低下検知回路を内部に具備しているが、その低
下検知回路を常時、動かせている。

二のため、その低下検知回路自身で相当な消費電流が使
用され、バッテリの寿命が短くなってしまうという欠点
があった。

（発明が解決しようとする問題点）上記のように、常時、電池の低下検知を行なっていたた
め、相当な消費電流が使用され、電池の寿命が短くなっ
てしまうという欠点を除去するもので、常時電池の電圧
低下検知を行なわなくて良く、消費電流を少なくするこ
とができ、電池の寿命を延ばすことができる携帯可能媒
体を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）この発明の携帯可能媒体は、少なくとも制御素子と、こ
の制御素子によって制御される表示手段とを有するもの
において、上記制御素子、表示手段に電力を供給する電
池、上記制御素子の静止状態を解除する解除手段、およ
びこの解除手段により上記制御素子の静止状態が解除さ
れた際、上記電池の電圧を検知する検知手段から構成さ
れるものである。

（作用）この発明は、常時電池の電圧低下を検知するものではな
く、使用開始時に１回だけ電池の電圧低下検知を行なう
ようにしたものである。

（実施例）以下、この発明の一実施例について、図面を参照して説
明する。

第３図において、１０は携帯可能媒体としてのＩＣカー
ドであり、種々の機能を有する多機能カードである。た
とえば、後述する端末機と連動して使用するオンライン
機能、ＩＣカード１０が単体で動作するオフライン機能
、および時計のみをカウントしている待ち状態を有して
いる。

上記オフライン機能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻モード、住所、氏名、電話番号等を登録
したり、読比したりする電子ノート（電子帳）モード、
あるいはＩＣカード１０を複数のクレジットカードとし
て利用する買物モードなど単独で使用できるものとなっ
ている。

上記買物モードは、ＩＣカード１０の中に使用残高、有
効期限、買物記録等を記憶しておき、買物するたびに使
用した金額をＩＣカード１０内の残高から差引（ととも
に買物情報を記録するものである。上記ＩＣカード１０
内の残高および有効期限が切れた場合は、契約銀行より
秘密コードを発行してもらうことにより、更新されるよ
うになっている。

上記ＩＣカード１０の表面に・はカードの規格にあった
位置に配置されたコンタクト部１１．２０千−からなる
キーボード部１２、このキーボード部１２の上面に配置
され、液晶表示素子で形成される表示部（表示手段）１
３、および磁気発生部材１．４ａ、１４ｂが設けられて
いる。

上記コンタクト部１１は、たとえば複数の端子１１ａ〜
ｌｌｆによって構成されており、動作用の電源電圧（Ｖ
ｃ　ｃ、＋５Ｖ）　用、Ｅ　Ｅ　ＰＲＯＭの書込電源電
圧用、接地用、クロック信号用、リセット信号用、デー
タ入出力用の端子からなっている。

上記キーボード部１２はカードの種類つまり種々のクレ
ジットカード、キャッシュカードなどに対応する処理を
選択する選択キー（ＴＩ、Ｔ２、Ｔ３、Ｔ４）１２　ａ
、テンキー１２ｂ１フアンクシヨンキーとしての４則演
算キーつまり加算（＋）キー１２０、減算（−）キー１
２ｄ、除算（÷）キー１２ｅ、乗算（Ｘ）キー１２ｆ、
少数点（、）キー１２ｇ１およびイコール（−）キー１
２ｈによって構成されている。

上記加算キー１２ｃは、ＮＥＸＴキーつまりオフライン
における日付、時刻表示中にモードを選択するモード選
択キーとして用いられ、上記減算キー１２ｄはＢＡＣＫ
キーつまり表示部１３の表示状態を前に戻すキーとして
用いられ、上記乗算キー１２ｆは開始キーとして用いら
れ、上記小数点キー１２ｇはＮｏキー、終了キーとして
用いられ、上３己イコールキー１２ｈはＹＥＳキー、パ
ワーオンキーとして用いられるようになっている。

たとえば、パワーオンキーとしてのイコールキー１２ｈ
が押されると、後述するＣＰＵはＨＡＬＴ状態が解除さ
れ、動作開始用メツセージの時刻、日付を表示部１３に
表示する。

この状態で、テンキー１２ｂを押すとＩＣカード１０は
電卓モードになり、四則演算が行なえるようになってい
る。

さらに、モード選択キーとしての加算キー１２ｃは、上
記日付、時刻表示中の表示部１３の表示状態を別のモー
ドへ進めるキーとして用いられ、表示部１３にメニュー
として、電子幅、時刻セット、日付セット、買物等の取
引等のモードがそのキーを押すたびに表示される。これ
らのモードを実行する場合に、上記イコールキー１２ｈ
としてのＹＥＳキーを押すことにより、そのモードへ入
り、実行可能となる。

上記表示部１３は、１桁が５×７のドツトマトリクスで
、１６桁表示となっている。

上記磁気発生部材１４ａ、１４ｂは、図示しない読取側
の磁気カードリーダ（磁気ヘッド）のトラック位置に合
せて、ＩＣカード１０の内部に埋設されている。

第４図はＩＣカード１０を扱う端末機たとえばパーソナ
ルコンピュータ等に用いられるＩＣカード読取書込部１
６の外観を示すものである。すなわち、カード挿入口１
７から挿入されたＩＣカード１０におけるコンタクト部
１１と接続することにより、ＩＣカード１０におけるメ
モリのデータを読取ったり、あるいはメモリ内にデータ
を書込むものである。

上記ＩＣカード読取書込部１６は、パーソナルコンピュ
ータの本体（図示しない）とケーブルによって接続され
るようになっている。

また、上記ＩＣカード１０の電気回路は、第２図に示す
ように構成されている。すなわち、上記コンタクト部１
１、通信制御回路２１、リセット制御回路２２、電源制
御回路２３、たとえば３ボルトの内部バッテリ（内蔵型
Ｒ）２５、この内部バッテリ２５の電圧値が規定以上で
あるか否かをオフラインによるＩＣカード１０の使用開
始時に、１回のみチエツクするバッテリチエツク回路２
４（第１０図で詳述する）、クロック制御回路２６、演
算クロック発振用の水晶発振子であり、ＩＭＨ２の発振
周波数（高速クロック）の信号を出力する発振器２７、
制御用のＣＰＵ　（セントラル・プロセッシング・ユニ
ット）２８、制御プログラムが記録されているプログラ
ムＲＯＭ２９、プログラムワーキング用メモリ３０、暗
証番号、およびデータなどが記録され、ＦＲＯＭで構成
されるデータメモリ３１、処理動作中の計時用に用いる
タイマ３２、カレンダ回路３３、基本クロック発振用の
水晶発振子であり、常時、３２．７６８ＫＨ２の発振周
波数（低速クロック）の信号を出力している発振器３４
、表示部制御回路３５、上記表示部１３を駆動する表示
部ドライバ３６、上記キーボード部１２のキー入力回路
としてのキーボードインターフェース３８、および上記
磁気発生部材１４ａ、１４ｂを制御する磁気発生部材制
御回路４０によって構成されている。

上記通信制御回路２１、ＣＰＵ２８、ＲＯＭ２９、プロ
グラムワーキング用メモリ３０、データメモリ３１、タ
イマ３２、カレンダ回路３３、表示部制御回路３５、キ
ーボードインターフェース３８、および上記磁気発生部
材１４ａ、１４ｂを制御する磁気発生部材制御回路４０
は、データバス２０によって接続されるようになってい
る。

上記通信制御回路２１は、受信時つまり上記端末機１６
からコンタクト部１１を介してＩＪｔ給されたシリアル
の人出力信号を、パラレルのデータに変換してデータバ
ス２０に出力し、送信時つまりデータバス２０から供給
されたパラレルのデータを、シリアルの入出力信号に変
換してコンタクト部１１を介して端末機１６に出力する
ようになっている。この場合、その変換のフォーマット
内容は、上記端末機１６と、ＩＣカード１０とで定めら
れている。

リセット制御回路２２は、オンラインになった際、リセ
ット信号を発生し、ＣＰＵ２８の起動を行うようになっ
ている。

上記電源制御回路２３は、オンラインとなった際、所定
時間経過後に、内部バッテリ２５による駆動から外部７
ｒ５源駆動に切替え、オフラインとなった際、つまり外
部電圧が低下した際、外部電源による駆動から内部バッ
テリ２５による駆動に切替えるものである。

上記バッテリチエツク回路２４は、内部バッテリ２５の
電圧からツェナーダイオードを用いて基学となる基準電
圧Ｖｒｅｆを作成し、比較器により内部バッテリ２５の
電圧値を分圧したチエツク電圧ＶＣ，，，で比較してチ
エツクするものであり、内部バッテリ２５の電圧値が２
．５ボルト以下となった際に、バッテリアラーム信号を
ＣＰＵ２８へ出力するものである。上記バッテリチエツ
ク回路２４は、基準電圧Ｖｒｅｆおよびチエツク電圧Ｖ
ＣＨを作成する回路に、検知時、つまりオフラインモー
ドにおいてパワー・オン・キーを入力して、時刻、日付
表示を行なう前に１回だけ電流が流れるようになってい
る。この検知により、バラチリアラームとなった場合、
時刻日付表示でなく、ＣＡＬＬ−ＢＡＮＫ等の表示をし
、電池の寿命がないことを操作者に報知し、バラチリア
ラームとなっていない場合は、時刻、日付表示を行い、
次のメニュー選択へ進むようになっている。

上記クロック制御回路２６は、内部バッテリ２５でカー
ド動作を行うオフラインモードにおいて、低速クロック
と高速クロックとをタイミングよく切替えるものであり
、またＨＡＬＴ命令実行後、パワーダウンのため後述す
るＩＭＨ２の発振周波数（高速クロック）の信号を出力
する発振回路（第２のクロック発生手段）６７を停止し
、まｔ：　ＣＰ　Ｕ　２８へのクロックの供給も停止し
、完全なる停止状態で待機するものである。上記クロッ
ク制御回路２６は、リセット、ＨＡＬＴ命令が実行され
ると、基本的には時計用が選択される構成である。

上記データメモリ３１には、契約している複数のクレジ
ットカード（会社）に対応する情報、キャッシュカード
に対応する情報が記録されており、上記Ｔ１キー〜Ｔ４
キー１２ａ１・・・により選択されたカードの種類に対
応して読出されるようになっている。上記情報は、各カ
ードごとの従来の磁気ストライプに記録されている情報
と同し内容となっている。〜たとえば、カードの第１ト
ラツクに対応する第１！−ラック用データと、第２トラ
ックに対応する第２トラツク用データとを記憶している
。

上記カレンダ回路３３は、カードの保持者が自由に設定
変更可能な表示用の時計と、たとえば世界の標準時間を
カードの発行時にセットし、その後、変更不可能な取引
用の時計とを有している。

上記表示部制御回路３５は、上記ＣＰＵ２８から供給さ
れる表示データを内部のＲＯＭで構成されるキャラクタ
ジェネレータ（図示しない）を用いて文字パターンに変
換し、表示部ドライバ３６を用いて表示部１Ｂで表示す
るものである。

上を己キーボードインターフェース３８は、キーボード
部１２で入力されたキーに対応するキー人力信号に変換
してＣＰＵ２８に出力するものである。

上記磁気発生部材制御回路４０は、買物モードおよびカ
ードの種類が指定されている際に、そのカードの種類に
対応して上記データメモリ３１がらデータバス２０を介
して供給されるデータおよび読取装置が手動式読取りか
自動搬送式読取りかに対応した駆動レートに応じて、上
記磁気発生部材１４ａ、１４ｂを駆動制御して磁気情報
としての第１トラツク用データ、第２トラツク用データ
を出力することにより、従来の磁気ストライプが存在し
ているのと同じ状態にしているものである。

たとえば、手動式読取りの場合、読取速度の速い駆動レ
ートを選択し、自動搬送式読取りの場合、読取速度の遅
い駆動レートを選択するようになっている。

上記磁気発生部材制御回路４ｏは、買物モードが指定さ
れている際に、そのカードの種類に対応して磁気発生部
材１４ａ、１４ｂがら順に磁気情報（第１トラツク用デ
ータ、第２トラツク用データ）を発生するようになって
いる。

上記電源制御回路２３について、第５図を用いて詳細に
説明する。すなわち、インバータ回路５１．５４．５５
、カウンタ５２、Ｄ形フリップフロップ回路（ＦＦ回路
）５３、ＭＯＳＦＥＴで構成される半導体スイッチ５６
．５８、ダイオード５７、および内部バッテリ２５によ
って構成されている。

上記カウンタ５２の計数値は、外部電源のチャタリング
の影響を受けない値となっている。上記ダイオード５７
は、電源電圧Ｖｏｕｔの保護用であり、外部からの電源
電圧Ｖｃｃの低下時、半導体スイッチ５６がオンする前
に、電源電圧Ｖｃｃがメモリの駆動電圧より低下した場
合でも、電源電圧Ｖｏｕｔが低下しないように、内部バ
ッテリ２５で保護しているものである。

このような構成おいて、第６図に示すタイミングチャー
トを参照しつつ動作を説明する。すなわち、ＩＣカード
１０が上記端末機１６とコンタクト部１１で接続されて
いない場合、半導体スイッチ５６がオンしているので、
内部バッテリ２５の電源電圧が半導体スイッチ５６を介
して電源制御回路２２の出力Ｖｏｕｔとして各部に印加
される。

また、ＩＣカード１０が上記端末機１６とコンタクト部
１］で接続された場合、外部からの電源電圧Ｖｃｃが半
導体スイッチ５８のゲートに供給されるとともに、クロ
ック信号ＣＬ　Ｋが・ｒンバータ回路５１を介してカウ
ンタ５２のクロック端子ｃ　ｋ　ｌ：　０！給される。

これにより、カウンタ５２は計数を開始し、二〇カウン
タ５２の値が所定値となった時、出力端Ｑｎの出力によ
り、ＦＦ回路５３をセットする。このＦＦ回路５３のセ
ット出力Ｑにより、半導体スイッチ５８のゲートに“０
“信号が供給され、半導体スイッチ５６のケートに“１
　“信号が供給され、半導体スイッチ５８がオンし、半
導体スイッチ５６かオフする。

したがって、外部からの電源電圧Ｖｃｃが半導体スイッ
チ５８を介して電源制御回路２２の出力Ｖｏｕｔとして
各部に印加される。

なお、オンライン状態からオフライン状態に戻る時、外
部からの電源電圧Ｖｃｃが低下したとき、リセット制御
回路２２からリセット信号が出力される。これにより、
そのリセット信号により、カウンタ５２、Ｆｌ”回路５
３がリセットされる。すると、半導体スイッチ５８のゲ
ートに“１“信号が供給され、半導体スイッチ５６のゲ
ートに“０“信号が供給され、半導体スイッチ５８がオ
フし、半導体スイッチ５６がオンする。したがって、内
部バッテリ２５の電源電圧が半導体スイッチ５６を介し
て電源制御回路２２の出力Ｖｏｕｔとして各部に印加さ
れる。

上記バッテリチエツク回路２４について、第１０図を用
いて詳細に説明する。すなわち、半導体スイッチ１４１
．１４２、インバータ回路１４３．１４４、比較器とし
ての差動増幅器１４５、抵抗１４６．１４７、可変抵抗
器１４８、およびツェナーダイオード１４９によって構
成されている。上記可変抵抗器１４８の抵抗値は、製造
時に、内部バッテリ２５の電圧値ＶＤＤか２．５ボルト
以下となった場合に、差動増幅器］４５の反転入力端に
供給されるチエツク電圧ＶＣＨが非反転入力端に供給さ
れる基準電圧Ｖｒｅｆより小さくなり、差動増幅器１４
５からバッテリアラーム信号か出力される値に調節され
ている。

たとえば今、上記ＣＰＵ２８からエンベロープ信号がイ
ンパーク回路１４４を介して半導体スイッチ１４１．１
４２のベースに供給される。すると、半導体スイッチ１
４１．１４２がオンし、ツェナーダイオード１４９によ
って生成される基僧電圧Ｖｒｅｆが差動増幅器１４５の
非反転入力端に印加される。また、内部バッテリ２５の
電圧値ｖｒｙｎを１−ＩＪ変低抵抗器１４８抵抗１４７
とで分圧したチエツク電圧ＶＣＨか差動増幅器１４５の
反転入力端に印加される。これにより、差動増幅器１４
５はチエツク電圧Ｖ。１１が基僧電圧Ｖｒｅｆよりも小
さくなった場合、インバータ回路１４３を介してＣＰＵ
２８に対してバッテリアラーム信号を出力する。

このように、バッテリ電圧のチエツク時にのみツェナー
ダイオード１４９、および抵抗１４７に電流を流すよう
にしているので、常時電流を流しているのに比して、消
費電流を減少できるものである。

上記クロック制御回路２６について、第７図を用いて詳
細に説明する。すなわち、上記ＣＰＵ２８からの停止Ｆ
信号ＨＡ　Ｌ　Ｔ　ハＦ’　Ｆ回ｖ６６２のクロック入
力端ｃｋに供給される。このＦＦ回路６２のセット出力
は、ＦＦ回路６３のデータ入力端りに供給され、このＦ
Ｆ回路６３のクロック入力端ｃｋには上記ＣＰ　Ｕ　２
８からのマシンサイクル信号Ｍ１が供給される。上記Ｆ
Ｆ回路６２．６３は停止モードタイミング用となってい
る。上記ＦＦ回路６３のセット出力は、ＦＦ回路６４の
データ入力端りに供給され、このＦＦ回路６４のクロッ
ク入力端ｃｋには上記カレンダ回路３３からの３２．７
６３ＫＨｚの時計用のクロックが供給される。上記ＦＦ
回路６４のリセット出力は、ＦＦ回路６５のデータ入力
端りに供給され、このＦＦ回路６５のクロック入力端ｃ
ｋには上記カレンダ回路３３からの３２．７６３ＫＨ２
の時計用のクロックが供給される。上記ＦＦ回路６５は
クロック発振停止用となっている。上記ＦＦ回路６５の
セット出力は、アンド回路６６の一端に供給され、この
アンド回路１３２の他端には上記ＣＰＵ２８から強制ス
トップ信号が供給されるようになっている。上記アンド
回路１３２の出力は、ナンド回路６６の一端に供給され
、このナンド回路６６の出力端と他端との間には発振回
路６７が接続されている。

また、上記ＣＰＯ２８からのキー人力割込み信号、およ
び上記リセット制御回路２２からのリセット信号は、オ
ア回路６１を介して上記ＦＦ回路６２．６３．６４のリ
セット入力端Ｒに供給されるとともに、上記ＦＦ回路６
５のセット入力端Ｓに供給される。

上記発振回路６７は、上記ＩＭＨ２の発振周波数を有す
る発振器２７、抵抗６８、コンデンサ７０．７１によっ
て構成されている。

上記ナンド回路６６の出力は、インバータ回路７２を介
してＦＦ回路７４のタロツク入力端ｃｋおよびバイナリ
カウンタ１３０のクロック入力端ｃｋに供給され、また
インバータ回路７２．７３を介してナンド回路７５の一
端に供給される。

上記バイナリカウンタ１３０は、上記発振回路６７によ
る発振クロックをａ１数し、その計数値が所定値となっ
た際、出力端Ｑｎから信号を出力するしのである。上記
バイナリカウンタ１３０の出力端Ｑｎからの信号は、Ｆ
Ｆ回路１３１のクロック入力端ｃｋに供給され、このＦ
Ｆ回路１３１のセット出力としてのレディ信号はＣＰＵ
２８へ出力されるようになっている。

上記ＦＦ回路１３１は、上記バイナリカウンタ１３０の
出力によりセットされること・により、上記発振回路６
７がレディ状態となった際にセントするようになってい
る。

また、上記リセット制御回路２２からのリセット信号は
ＦＦ回路７７のセット入力端Ｓに供給され、このＦＦ回
路７７のデータ入力端りには、上記ＣＰＵ２８からのク
ロック選択信号が供給され、タロツク入力端ｃｋには上
記カレンダ回路３３からの３２．７６３ＫＨ２の時計用
のクロックが供給される。上記ＦＦ回路７７のセット出
力はナンド回路７９の一端に供給され、このナンド回路
７９の他端には上記カレンダ回路３３からの３２．７６
３ＫＨ２の時：１用のクロックがインバータ回路７８を
介して供給される。上記ナンド回路７９の出力はナンド
回路８０の一端に１共給される。

また、上記ＦＦｌ路７７のリセット出力は上記ＦＦ回路
７４のデータ入力端りに供給され、このＦＦ回路７４の
セット出力はナンド回路７５の他端に供給される。上記
ＦＦ回路７４はクロック切替用となっている。

上記ナンド回路７５．７９の出力がナンド回路８０に供
給され、このナンド回路８０の出力はＦＦ回路８１．８
３のクロック入力端ｃｋに供給され、上記ＦＦ回路８１
のデータ入力端には上記ＦＦ回路６３のセット出力が・
ｒンバータ回路８２を介して供給される。

また、上記ＦＦ回路８３のセット出力はナンド回路８６
の一端に供給され、このナンド回路８６の他端には上記
アンド回路８０の出力がインバータ回路８５を介して供
給される。上記ナンド回路８６の出力は、クロック信号
として上記ＣＰＵ２８へ出力されるようになっている。

このような構成において、動作を説明する。まず、停止
状態について説明する。すなわち、上記Ｃｒ’０２８か
らクロック選択信号として１′かは給されている。これ
により、ＦＦ回路７７がセットしている。これにより、
時計用クロック（３２，７６８ＫＨ２）はインバータ回
路７８、ナンド回路７９．８０を介して、ＦＦ回路８１
．８２、およびインバータ回路８５に導かれている。

次に、停止状態からの再起動について説明する。

ずな４つち、上ａ己パワーオンキーとしてのＹＥＳキー
（イコールキー）１２ｈの投入により、上記ＣＰＵ２８
からキー人力割込み信号が供給される。

すると、ＦＦ回路６２．６３．６４がリセットし、ＦＦ
回路６５がセットする。このＦＦ回路６５のセット出力
により発振回路６７をイネーブル状態とする。これによ
り、発振回路６７は発振を開始する。

また、上記ＦＦ回路６３のリセットにより、ＦＦ回路８
１のデータ入力端りには“１“が供給されている。これ
により、上記ナンド回路８０の出力により、ＦＦ回路８
１．８３がセットし、ナンド回路８６のゲートを開く。

したがって、インバータ回路８５からの時計用クロック
がナンド回路８６を介してＣＰＵ２８に出力される。し
たがって、ＣＰＵ２８はＦ’Ｆ回路８６からの低速クロ
ックにより動作し、種々の処理を行なう。

また上記発振回路６７によるクロック（ＩＭＨ２）がインバータ回路７２を介してＦＦ回路７
４のクロック入力端およびバイナリカウンタ１３０のク
ロック入力端に供給される。

また、上記バイナリカウンタ１３０により発振回路６７
のクロックが：１数され、所定の計数値となった際、そ
の出力によりＦＦ回路１３１がセントする。

そして、上記キー人力信号が８方されてから所定時間経
過した際、ＣＰＵ２８はＦＦ回路１３１がセットしてい
るか否かをセンスすることにより、発振回路６７が正常
に動作（発振）しているか否かを判断する。すなわち、
ＦＦ回路１３１がセットしている場合、発振回路６７が
正常と判断し、ＦＦ回路１３１がセットしていない場合
、発振回路６７が異常と判断する。

コノ判断ノ結果、ＣＰ　Ｕ　’２　ｇ　ハ、発振回ｒｊ
８６７が正常の場合、高速クロックでの動作を判断し、
発振回路６７が異常の場合、低速クロックのままでの動
作を判断する。

上記のように発振回路６７の正常を判断した場合、ＣＰ
Ｕ２８は、クロック選択信号として“Ｏ“をＦＦ回路７
７のデータ入力端りに供給する。

これにより、ＦＦ回路７７がリセットし、ＦＦ回路７７
のリセット出力つまり“１“信号がＦＦ回路７４のデー
タ入力端りに供給される。

すると、ＦＦ回路７４がセットし、このセット出力によ
りナンド回路７５のゲートが開く。この結果、発振回路
６７によるクロック（ＩＭＨ２）は、インバータ向路７
２．７３、ナンド回路７５．８０、インバータ回路８５
、およびナンド回路８６を順次介してＣＰＵ２８に出力
される。

これにより、クロック選択信号を“Ｏ“とすることによ
り、ＦＦ回路７４て同期がとられ、時シ１用クロック（
低速クロック）から高速クロックに切替わり、ＣＰＵ２
８は高速クロックで起動を行なうようになっている。

そのＣＰＵ２８の起動後、ＣＰＵ２８はクロック選択信
号を“１　“とすることにより、ＦＦ回路７７がセット
し、ＦＦ回路７７のセット出力つまり“１“信号がナン
ド回路７９に供給され、ナンド回路７つのゲートが開い
ている。したがって、時計用クロックが、インバータ回
路７８、ナンド回路７９．８０、インバータ回路８５、
およびナンド回路８６を順次介してＣＰＵ２８に出力さ
れる。この結果、時計用クロックがＣＰＵ２８に出力さ
れる。したがって、ＣＰＵ２８はＦＦ回路８６からの低
速クロックにより動作し、種々の処理を行なう。

またこのとき、ＣＰＵ２８からの強制ストップ信号（“
Ｏ“信号）がアンド回路１３２に供給されることにより
、アンド回路１３２のケートが閉じられる。これにより
、発振回路６７がディセーブル状態となり、発振回路６
７は発振を停止上する。

また、発振回路６７の異常を判断した場合、ＣＰＵ２８
はタロツク選択信号として“１“をＦＦ回路７７のデー
タ入力端りに供給したまま、強制ストップ信号（“０“
信号）をアンド回路］３２に供給する。これにより、Ｆ
Ｆ回路８６から低速クロックが出力された状態で、発振
回路６７かディセーブル状態となり、発振回路６７は発
振を停止する。

この結果、時計用クロックがＣＰＵ２８に出力される。

したがって、ＣＰＯ２８はＦＦ０ｎ路８６からの低速ク
ロックにより動作し、種々の処理を行なう。

次に、上記処理として特定の処理たとえば取引モードが
選択された場合の動作について説明する。

すなわち、まず、取引モードが選択されると、ＣＰＵ２
８はアンド回路１３２への強制ストップ信号の供給を停
止する。

すると、再びＦＦ回路６５のセット出力がアンド回路１
３２を介して発振回路６″７に供給され、発振回路６７
がイネーブル状態となる。これにより、発振回路６７は
発振を開始する。

これにより、上記発振回路６７によるクロック（ＩＭＨ
ｚ）がインバータ回路７２を介してＦＦ回路７４のクロ
ック入力端およびバ・「ナリカウンタ１３０のクロック
入力端に供給される。

また、上記バイナリカウンタ１３０により発振回路６７
のクロックが計数され、所定の計数値となった際、その
出力によりＦＦ回路１３１がセットする。

そして、買物モードにおける取引成立コードを算出する
際、ＣＰＵ２８はＦＦ回路１３１がセットしているか否
かをセンスすることにより、発振回路６７が正常に動作
（発振）しているか否かを判断する。すなわち、ＦＦ回
路１３１がセットしている場合、発振回路６７が正常と
判断し、ＦＦ回路１３１がセットしていない場合、発振
回路６７が異常と判断する。

この判断の結果、発振回路６７が正常の場合、ＣＰＵ２
８はクロック選択信号として“０“をＦＦ回路７７のデ
ータ入力端りに供給する。これにより、ＦＦ回路７７が
リセットし、ＦＦ回路７７のリセット出力つまり“１　
“信号がＦＦ回路７４のデータ入力端りに供給される。

すると、ＦＦ回路７４がセットし、このセット出力によ
りナンド回路７５のゲートが開く。この結果、発振回路
６７によるクロック（Ｉ　ＭＨＺ）は、インバータ回路
７２．７３、ナンド回路７５．８０、インバータ回路８
５、およびナンド回路８６を順次介してＣＰＵ２８に出
力される。

これにより、クロック選択信号を“０“とすることによ
り、ＦＦ回路７４で同期がとられ、時計用クロック（低
速クロック）から高速クロックに切替わり、ＣＰＵ２８
は高速クロックにより動作し、上記取引成立コードの算
出を行なうようになっている。

そのＣＰＵ２８による取引成立コードの算出の後、ＣＰ
Ｏ２８はクロック選択信号を′１“とすることにより、
ＦＦ回路７７がセットし、ＦＦ回路７７のセット出力つ
まり′１“信号がナンド回路７９に供給され、ナンド回
路７９のゲートが開いている。したがって、時計用クロ
ックが、インバータ回路７８、ナンド回路７９．８０、
インバータ回路８５、およびナンド回路８６を順次介し
てＣＰＵ２８に出力される。この結果、時計用クロック
がＣＰＯ２８に出力される。したかって、ＣＰＵ２８は
ＦＦ回路８６からの低速クロックにより動作を行なう。

またこのとき、ＣＰＵ２８からの強制ストップ信号がア
ンド回路１３２に供給されることにより、アンド回路１
３２のゲートが閉じられる。これにより、発振回路６７
がディセーブル状態となり、発振回路６７は発振を停止
する。

なお、上記判断の結果、発振回路６７が異常の場合、Ｃ
ＰＯ２８はクロック選択信号“１　“をＦＦ回路７７の
データ入力端りに供給したまま、強制ストップ信号をア
ンド回路１３２に供給する。

これにより、ＦＦＦＦ回路８６ら低速クロックが出力さ
れた状態で、発振回路６７がディセーブル状態となり、
発振凹路６７は発振を停止する。

この結果、再び時計用クロックがＣＰＵ２８に出力され
る。したがって、ＣＰＵ２ｇはＦＦ回路８６からの低速
クロックにより動作し、上記取引成立コードの算出を行
なう。

次に、処理を終了し、停止状態（スタンバイ状態）とす
る場合について説明する。すなわち、ＣＰＵ２８は、停
止信号ＨＡ　Ｌ　ＴをＦＦ回路６２のクロック入力端ｃ
ｋに供給する。すると、ＦＦ回路６２がセットし、この
セット出力がＦＦ回路６３のデータ入力端りに供給され
る。そして、ＣＰＵ２８からのマシンサイクル信号Ｍ１
により、ＦＦ回路６３がセットし、ＦＦ回路８１のデー
タ入力端ｐに“０“信号が供給される。これにより、Ｆ
Ｆ回路６３のセット出力をＦＦ回路８１．８３で２パル
ス分送らせた後、ナンド回路８６のゲートを閉じること
により、ＣＰＵ２ｇへのクロックの出力を停止する。こ
れにより、ＣＰＵ２８を停止状態としている。

上記カレンダ回路３３１こついて、第８図を用いて詳細
に説明する。すなわち、３２．７６８ＫＨ２の発振器′
３４の発振出力を分周する１＝とにより、１秒ごとの信
号を出力端ａ、ｂから出力する分周回路９１、この分周
回路９１の出力端ａからの信号を計数することにより、
１０秒ごとに信号を出力するカウンタ９２、このカウン
タ９２からの信号を計数することにより、６０秒つまり
１分ごとに信号を出力するカウンタ９３、このカウンタ
９３からの信号をπ１数することにより、１０分ごとに
信号を出力するカウンタ９４、このカウンタ９４からの
信号を計数することにより、６０分つまり１時間ごとに
信号を出力するカウンタ９５、このカウンタ９５からの
信号を計数することにより、２４時間つまり１日ごとに
信号を出力するカウンタ９６、上記分周回路９１の出力
端すからの信号を計数することにより、１０秒ごとに信
号を出力するカウンタ９７、このカウンタ９７からの信
号を計数することにより、６０秒つまり１分ごとに信号
を出力するカウンタ９８、このカウンタ９８からの信号
を計数することにより、１０分ごとに信号を出力するカ
ウンタ９９、このカウンタ９９からの信号を計数するこ
とにより、６０分つまり１時間ごとに信号を出力するカ
ウンタ１００、このカウンタ１００からの信号を計数す
ることにより、２４時間つまり１日ごとに信号を出力す
るカウンタ１０１から構成されている。

ここに、上記カウンタ９２〜９６により秒、分、時を計
数する取引用の時計が構成され、上記カウンタ９７〜１
０１により秒、分、時を計数する表示用の時計が構成さ
れている。上記カウンタ９７〜１０１の内容つまり計数
値は上記キーボード部１２により変更できるようになっ
ており、上記カウンタ９２〜９６の内容つまり計数値は
上記キーボード部１２により変更できないようになって
いる。

また、年月日および曜日は、２４時間ごとのカウンタ９
６．１０１からの信号により、上記ＣＰＵ２ｇへＨ付史
新の割込み要求を出力する。

これにより、ＣＰｔＪ２８はデータメモリ３１を用いて
対応するエリアの年月日および曜日を更新する。また、
２つの時計は、第９図に示すように、姑阜となる１秒の
クロックの位相をずらしているため、同時に割込みが発
生しないようになっている。

次に、このような構成において動作＠説明する。

まず、カード中休で用いるオフライン機能について説明
する。すなわち、本ＩＣカード］０は、通常、時計のみ
が動作し、ＣＰＯ２８は上述したように、停＋＋１（Ｈ
ＡＬＴ）状態となっている。

この状態では、ＩＣカード１０はパワーオンキーとして
のＹＥＳキー１２ｈの投入とオンラーｒンモードてしか
外部から制御できないようになっている。

これにより、パワーオンキーとしてのＹＥＳキー１２ｈ
を投入する。すると、キーボードインターフェース３８
はキー人力割込み信号をクロック制御回路２６に出力す
る。すると、クロック制御回路２６から時Ｊｉ用ツクロ
ックＣＰＵ２８に供給され、ＣＰＵ２８の停止（ＨＡＬ
Ｔ）状態が解除される。この後、前述したような起動処
理が行なわれる。

このＣＰＵ２８の起動後、ＣＰＵ２８は上記カレンダ回
路３３内のカウンタ９７〜１０１から表示用時計に対す
る秒、分、時を読出し、またデータメモリ３１から表示
用時計に対する年月日および曜日を読出し、指定された
フォーマットに変換し、表示部制御回路３５に出力する
。これにより、表示部制御回路３５は、内部のキャラク
タジェネレータ（図示しない）を用いて文字パターンに
変換し、表示部ドライバ３６を用いて日付、時刻とを交
互に表示部１３で表示する。

これにより、動作開始用メツセージとしての日イ・１、
時刻を表示部１３で表示する。

そして、ＣＰＵ２８はキーボード部１２の全キーを受付
可能として待機する。

また、上記ＣＰＵ２８の起動時に、パンテリチエツク回
路２４をアクセスし、バッテリ２５の電圧値をチエツク
する。このチエツクの結果、バッテリ２５の電圧値が低
下していた場合、ＣＰＵ２８は表示部１３でｒＣＡＬＬ
　　ＢＡＮＫＪなどのメツセージを表示し、これ以後の
オフラインでのＩＣカード１０の使用を禁止する。

すなわち、上記ＣＰ０２ｇの起動時に、ＣＰＵ２８から
エンベロープ信号が供給され、インバータ回路１４４を
介して半導体スイッチ１４１．１４２のベースに供給さ
れる。すると、半導体スイッチ１４１．１４２がオンし
、ツェナーダイオード１４９によって生成される基準電
圧Ｖｒｅｆが差動増幅器１４５の非反転入力端に印加さ
れる。

また、内部バッテリ２５の電圧値ＶＤＤを可変抵抗器１
４８と抵抗１４７とで分圧したチエツク電圧ＶＣＨが差
動増幅器１４５の反転入力端に印加される。

これにより、差動増幅器１４５はチエツク電圧ＶＣＨが
基準電圧Ｖｒｅｆよりも小さくなった場合、インバータ
囲路１４３を介してＣＰＵ２８に対してバッテリアラー
ム信号を出力する。このバッテリアラーム信号により、
ＣＰ０２ｇは表示部１３でｒＣＡＬＬ　　ＢＡＮＫＪな
どのメツセージを表示し、操作者に電池が寿命とな７た
ことを知らせ、これ以後のオフラインでのＩＣカード１
０の使用を草止する。

また、差動増幅器１４５はチエツク電圧Ｖｃ１１が基準
電圧Ｖｒｅｆよりも大きい場合、バッテリアラーム信号
を出力しない。この場合、次の時刻、Ｈ付表示に進む。

なお、上記バッテリチエツク回路２４による低下検知動
作は、第１図に示すフローチャートのようになっている
。

上記日付、時刻の表示状態で、モード選択キーとしての
加算キー１２ｃを投入することにより、順次別のモード
の表示を行なう。これにより、取引モートを表示してい
る際に、ＹＥＳキー１２ｈが投入されると、そのモード
が選択され、ＣＰＵ２８は表示部１３で受付メツセージ
と暗証番号の入力要求を表示する。

また、前述したように、上記取引モードの選択に応じて
、ＣＰＵ２８はクロック制御回路２６内の発振回路６７
による高速クロックの発振を開始する。

上記暗証番号の入力要求の表示により、カード使用者は
、テンキー１２ｂにより暗証番号を投入する。すると、
ＣＰＯ２８はカードに登録されている正しい暗証番号の
人力か否かをチエツクし、正しい暗証が投入された場合
、次の動作へ移行する。

また、誤った暗証番号の入力を判断した場合、３回まで
のうちに１Ｆシい番号が人力されれば、ＩＣカード１０
内のＰＩＮエラーのカウンタはリセットされ、次の動作
へ与る。しかし、３回とも誤って入力された場合、表示
部１３にｒＰ［ＮＥＲＲＯＲＪが表示され、これ以後、
このモードでの使用は、契約銀行から秘密コードを発行
してもらい、カードのＰＩＮ　　ＥＲＲＯＲを解除する
まで、ＩＣカード１０での買物ができなくなる。

このような方法は、カードの安全性を向上させるための
手段である。

上記暗証番号が正しく入力されると、ＣＰＵ２８は取引
モードでの最切のメニューである「買物をしますか？」
が表示部１３で表示される。このとき、ＹＢ６牛−１２
１１を投入すると、買物モードとなる。ここで、モード
選択キー１２ｃ＠投入するごとに取引モード内のメニュ
ーが順次表示部１３に表示される。

買物モードに入ると、現在、選択されている通貨単位で
の買物金額の入力要求が表示部１３に表示される。この
ｌ、ＣＰＵ２δは前述したように、クロック制御回路２
６内の高速クロックが正常か否か判断し、高速クロック
が正常の場合、クロック選択信号として“０“信号を出
力する。これにより、クロック制御回路２６からＣＰＵ
２８への駆動クロックを低速クロック（時計用クロック
）から高速クロックへ変更しておく。

また、上記高速クロックが異常の場合、ＣＰＵ２８の駆
動クロックは低速クロックのままとしておく。

上記表示に応じて買物金額をテンキー１２　ｂ　１．：
より入力する。すると、ＣＰＵ２８は乱数により取引成
立コードを発生し、その結果と買物額とを表示部１３で
交互に表示する。上記取引成立コードの発生が行なわれ
た後、ＣＰＵ２８はクロック制御回路２６にクロック選
択信号として“１′信号を出力する。これにより、クロ
ック制御回路２６からＣＰＵ２８への駆動クロックを高
速クロックから低速クロック（時計用クロック）へ戻し
ておく。

この時点でＩＣカード１０を店員に渡す。店員は、ＩＣ
カード１０を受取ると磁気テープリーダ付の端末機（図
示しない）にＩＣカード１０をセットする。そして、Ｉ
Ｃカード１０のＹＥＳキー１２ｈを投入する。すると、
ＣＰＵ２８は従来の磁気テープカードと同様のデータを
磁気発生部材制御回路４０を制御することにより、磁気
発生部材１４ａ、１４ｂから、端末機の磁気ヘッドに対
して送出する。端末機がこのデータを正しく受取ると買
物は成立し、このモードは終了する。

また、端末機の無い店では、ＩＣカード１０で発生した
取引成立コードを控えたり、ＩＣカード表面のエンボス
文字を指定された伝票にインプリントすることにより、
記録される。

次に、ＩＣカード１０を端末機１６に挿入することによ
り用いるオンライン機能について説明する。すなわち、
ＩＣカード１０を端末機１６の挿入口１７に挿入する。

すると、ＩＣカード１０が受入れられ、端末機１６内部
の接続部とＩＣカード１０のコンタクト部１１が接続さ
れる。これにより、コンタクト部１１を介して外部から
の電源電圧クロック、リセットが供給されると、電源制
御回路２３は上述したように、電源電圧のレベルをチエ
ツクし、内部バッテリ２５による駆動から外部からの電
源電圧の駆動に切替える。また、上記リセットによりリ
セット制御回路２２はリセット信号を発生し、ＣＰＵ２
ｇを起動する。この際、ＣＰＵ２８は端末機１６からの
まクロックを駆動クロックとして用いる。

リセットが解除されると、ＣＰＵ２８は外部クロックで
プログラムＲＯＭ２９の０番地から実行する。ＩＣカー
ド１０は０番地からスタートした場合、外部電圧の状態
をチエツクし、外部電圧がオン中で外部電圧の低下を検
出するパワーダウンがセットしていなければ、オンライ
ンモートのプログラムを実ｊ１する。

オンラインモードは、最初にＩＣカード１０内で準備し
ているデータ通信の取決め事項を端末機１６へ送り、そ
のあと端末機１６からの指令を待つ。

端末機１６は通信モードを＋Ｅ　’１ｌｉｉ；に受取る
と、以後、端末機１６のアプリケーションにしたがって
、ＩＣカード１０に対してデータの要求を行なったり、
データの書換えをおよび新規登録をしたりする。

オンラインモードの終了は、端末機１６からの電源電圧
が供給ストップし、ＩＣカード１０が排出された時であ
る。

上記したように、常時、内部バッテリの低下を検知する
ものではなく、カードをオフラインで用いる使用開始時
、つまりＣＰＵを起動して時刻、日付表示を行なう前に
１回だけ内部バッテリの低下検知を行なうようにしたも
のである。

これにより、常時、内部バッテリの低下検知を行なうも
のに比して、消費電流を少なくすることがてき、内部バ
ッテリの寿命を延ばすことができる。

また、常時、内部バッテリの低下検知を行なう必要がな
いため、バッテリチエツク回路に十分型δしを流すこと
ができ、内部バッテリの低下検知点をより正確に設定で
きる。

なお、前記実施例では、ＩＣカードを用いたが、これに
限らず、データメモリと制御素子とを有し、選択的に外
部から入出力を行うものであれば良く、形状もカード状
でなく、棒状など他の形状であっＣも良い。

［発明の効果〕以上詳述したようにこの発明によれば、常時、電池の電
圧低下検知を行なわないので、消費電流を少なくするこ
とができ、電池の寿命を延ばすことができる携帯可能媒
体を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図はバッテリ低下検知時の動作を説明するためのフロ
ーチャート、第２図はＩＣカードのｔ２回路の概略構成
を示す図、第３図はＩＣカードの構成を示す平面図、第
４図はＩＣカードを取扱う端末機を示す図、第５図は電
源制御回路の構成例を示す図、第６図は第５図における
要部の動作を説明するためのタイミングチャート、第７
図はクロック制御回路の構成を示す図、第８図はカレン
ダ回路の概略構成ブロック図、第９図は分周回路からの
信号の出力タイミングを示す図、第１０図はバッテリチ
エツク回路の構成を示す図である。１０・・・ＩＣカード（携帯可能媒体）、１１・・・コ
ンタクト部、１２・・・キーボード部、１２ｂ・・・テ
ンキー、１２ｃ・・・加算キー（モード選択キー）、１
２ｈ・・・イコールキー（パワーオンキー、ＹＥＳキー
）、１３・・・表示部、２４・・・バッテリチエツク回
路、２５・・・内部バッテリ（電池）、２８・・・ＣＰ
Ｕ　（制御素子）。出願人代理人　　弁理士　鈴江武診 ’Ｊ：ｑ　　　ｌ　　ニー” 第　　３　図第４図第５図第６図山）−＾：き１ト？

Claims

【特許請求の範囲】

（１）少なくとも制御素子と、この制御素子によって制
御される表示手段とを有する携帯可能媒体において、上
記制御素子、表示手段に電力を供給する電池と、上記制
御素子の静止状態を解除する解除手段と、この解除手段
により上記制御素子の静止状態が解除された際にのみ、
上記電池の電圧を検知する検知手段と、を具備したこと
を特徴とする携帯可能媒体。
（２）制御素子が、ＣＰＵであることを特徴とする特許
請求の範囲第１項記載の携帯可能媒体。
（３）静止状態の解除が、使用開始の指示時に行なわれ
るものであることを特徴とする特許請求の範囲第１項記
載の携帯可能媒体。
（４）上記制御素子は時計回路を有しており、上記静止
状態の解除が上記表示手段による時刻の表示時に行なわ
れることを特徴とする特許請求の範囲第１項記載の携帯
可能媒体。