JPH01126790A

JPH01126790A - 携帯可能媒体

Info

Publication number: JPH01126790A
Application number: JP62285921A
Authority: JP
Inventors: Kiyoyoshi Nara; 精悦奈良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1989-05-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、たとえばＣＰＵ、データメモリ、内部電池
などを内蔵し、電卓、時刻表示などのカード単体で用い
たり、端末機に挿入することにより用いる多機能ＩＣカ
ードなどの携帯可能媒体に関する。

（従来の技術）従来、ＣＰＵ、データメモリ、内部バッテリなどを内蔵
し、キーボード、表示部などを有し、電卓、時刻表示な
どでカード単体で用いたり、端末機に挿入することによ
り用いられる多機能のＩＣカードが開発されている。

このようなＩＣカードにおいて、内部バッテリの低下を
検知する低下検知回路を内部に具備している。このよう
な低下検知回路としては、上記内部バッテリからの電圧
によりツェナーダイオードを用いて発生される基準電圧
と、上記内部バッテリからの電圧を抵抗で分圧した被検
査電圧とを比較し、被検査電圧が基準電圧より低下した
際、バッテリアラーム信号を出力するものが考えられて
いる。

ところが、このようなものでは、被検査電圧を作成する
抵抗の抵抗値のばらつきにより、バッテリの低下検知点
が異なり、正確な検知点で検知を行なうことができない
という問題があった。

（発明が解決しようとする問題点）上記のように、電池の電圧低下の検知を正確な検知点で
行なうことができないという欠点を除去するもので、電
池の電圧低下の検知を正確な検知点で行なうことができ
る携帯可能媒体を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）この発明の携帯可能媒体は、少なくとも制御素子と記録
手段とを有するものにおいて、上記制御素子に電力を供
給する電池、あらかじめ上記記録手段に記録されている
デジタルデータを用いて、アナログ化した基準電圧を発
生する基準電圧発生手段、上記電池の電圧から被検査電
圧を発生する被検査電圧発生手段、およびこの被検査電
圧発生手段からの被検査電圧と上記基準電圧発生手段か
らの基準電圧とを比較することにより、上記電池の電圧
を検知する検知手段から構成されるものである。

（作用）この発明は、あらかじめ記録されているデジタルデータ
を用いて、アナログ化した基準電圧を発生し、また電池
の電圧から被検査電圧を発生し、上記発生された被検査
電圧と基準電圧とを比較することにより、上記電池の電
圧を検知するようにしたものである。

（実施例）以下、この発明の一実施例について、図面を参照して説
明する。

第３図において、１０は携帯可能媒体としてのＩＣカー
ドであり、種々の機能を有する多機能カードである。た
とえば、後述する端末機と連動して使用するオンライン
機能、ＩＣカード１０が単体で動作するオフライン機能
、および時計のみをカウントしている待ち状態を有して
いる。

上記オフライン機能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻モード、住所、氏名、電話番号等を登録
したり、読出したりする電子ノート（電子幅）モード、
あるいはＩＣカード１０を複数のクレジットカードとし
て利用する買物モードなど単独で使用できるものとなっ
ている。

上記買物モードは、ＩＣカード１０の中に使用残高、有
効期限、買物記録等を記録しておき、買物するたびに使
用した金額をＩＣカード１０内の残高から差引くととも
に買物情報を記録するものである。上記ＩＣカード１０
内の残高および有効期限が切れた場合は、契約銀行より
秘密コードを発行してもらうことにより、更新されるよ
うになっている。

上記ＩＣカード１０の表面にはカードの規格にあった位
置に配置されたコンタクト部１１．２０キーからなるキ
ーボード部１２、このキーボード部１２の上面に配置さ
れ、液晶表示素子で形成される表示部（表示手段）１３
、および磁気発生部材１４ａ、１４ｂが設けられている
。

上記コンタクト部１１は、たとえば複数の端子１１ａ〜
ｉｆｆによって構成されており、動作用の電源電圧（Ｖ
ｃｃ、　＋５Ｖ）用、ＥＥＰＲＯＭの書込電源電圧用、
接地用、クロック信号用、リセット信号用、データ入出
力用の端子からなっている。

上記キーボード部１２はカードの種類つまり種々のクレ
ジットカード、キャッシュカードなどに対応する処理を
選択する選択キー（ＴＩ、Ｔ２、Ｔ３、Ｔ４）１２ａ、
テンキー１２ｂ１フアンクシヨンキーとしての４則演算
キーつまり加算（十）キー１２Ｃ１減算（−）キー１２
ｄ１除算（÷）キー１２ｅ１乗算（×）キー１２ｆ１少
数点（、）キー１２ｇ１およびイコール（＝）キー１２
ｈによって構成されている。

上記加算キー１２Ｃは、ＮＥＸＴキーつまりオフライン
における日付、時刻表示中にモードを選択するモード選
択キーとして用いられ、上記減算キー１２ｄはＢＡＣＫ
キーつまり表示部１３の表示状態を前に戻すキーとして
用いられ、上記乗算キー１２ｆは開始キーとして用いら
れ、上記少数点キー１２ｇはＮＯキー、終了キーとして
用０られ、上記イコールキー１２ｈはＹＥＳキー、ノく
ワーキング用として用いられるようになって０る。

たとえば、パワーオンキーとしてのイコールキー１２ｈ
が押されると、後述するＣＰＵはＨＡＬＴ状態が解除さ
れ、動作開始用メ・ソセージの時刻、日付を表示部１３
に表示する。

この状態で、テンキー１２ｂを押すとＩＣカード１０は
電卓モードになり、四則演算が行なえるようになってい
る。

さらに、モード選択キーとしての加算キー１２Ｃは、上
記日付、時刻表示中の表示部１３の表示状態を別のモー
ドへ進めるキーとして用いられ、表示部１３にメニュー
として、電子幅、時刻セット、日付セット、買物等の取
引等のモードがそのキーを押すたびに表示される。これ
らのモードを実行する場合に、上記イコールキー１２ｈ
としてのＹＥＳキーを押すことにより、そのモードへ入
り、実行可能となる。

上記表示部１３は、１桁が５Ｘ７のドツトマトリクスで
、１６桁表示となっている。

上記磁気発生部材１４ａ、１４ｂは、図示しない読取側
の磁気カードリーダ（磁気ヘッド）のトラック位置に合
せて、ＩＣカード１０の内部に埋設されている。

第４図はＩＣカード１０を扱う端末機たとえばパーソナ
ルコンピュータ等に用いられるＩＣカード読取書込部１
６の外観を示すものである。すなわち、カード挿入口１
７から挿入されたＩＣカード１０におけるコンタクト部
１１と接続することにより、ＩＣカード１０におけるメ
モリのデータを読取ったり、あるいはメモリ内にデータ
を書込むものである。

上記ＩＣカード読取書込部１６は、パーソナルコンピュ
ータの本体（図示しない）とケーブルによって接続され
るようになっている。

また、上記ＩＣカード１０の電気回路は、第２図に示す
ように構成されている。すなわち、上記コンタクト部１
１、通信制御回路２１、リセ・ソト制御回路２２、電源
制御回路２３、たとえば３ボルトの内部バッテリ（内蔵
電池）２５、この内部バッテリ２５の電圧値が規定以上
であるか否かをオフラインによるＩＣカー゛ド１０の使
用開始時に、１回のみチエツクするバッテリチエツク回
路２４（第１図で詳述する）、クロック制御回路２６、
演算クロック発振用の水晶発振子であり、２００ＫＨ２
の発振周波数（高速クロック）の信号を出力する発振器
２７、制御用のＣＰＵ　（セントラル・プロセッシング
・ユニット）２８、制御プログラムが記録されているプ
ログラムＲＯＭ２９、プログラムワーキング用メモリ３
０、暗証番号、およびデータなどが記録される書換え可
能なＥＥＦＲＯＭで構成されるデータメモリ３１、処理
動作中の計時用に用いるタイマ３２、カレンダ回路３３
、基本クロック発振用の水晶発振子であり、常時、３２
．７６８ＫＨ２の発振周波！　（低速クロック）の信号
を出力している発振器３４、表示部制御回路３５、上記
表示部１３を駆動する表示部ドライバ３６、上記キーボ
ード部１２のキー入力回路としてのキーボードインター
フェース３８、および上記磁気発生部材１４ａ、１４ｂ
を制御する磁気発生部材制御回路４０によって構成され
ている。

上記通信制御回路２１、リセット制御回路２２、電源制
御回路２３、バッテリチエツク回路２４、クロック制御
回路２６、ＣＰＵ２８、ＲＯＭ２９、プログラムワーキ
ング用メモリ３０、データメモリ３１、タイマ３２、カ
レンダ回路３３、表示部制御回路３５、キーボードイン
ターフェース３８、および磁気発生部材制御回路４０は
、ワンチップマイコンによって構成され、ＬＳ１１５０
となっている。

上記通信制御回路２１、ＣＰＵ２８、ＲＯＭ２９、プロ
グラムワーキング用メモリ３０、データメモリ３１、タ
イマ３２、カレンダ回路３３、表示部制御回路３５、キ
ーボードインターフェース３８、および上記磁気発生部
材１４ａ、１４ｂを制御する磁気発生部材制御回路４０
は、データバス２０によって接続されるようになってい
る。

上記通信制御回路２１は、受信時つまり上記端末機１６
からコンタクト部１１を介して供給されたシリアルの入
出力信号を、パラレルのデータに変換してデータバス２
０に出力し、送信時つまりデータバス２０から供給され
たパラレルのデータを、シリアルの入出力信号に変換し
てコンタクト部１１を介して端末機１６に出力するよう
になっている。この場合、その変換のフォーマット内容
は、上記端末機１６と、ＩＣカード１０とで定められて
いる。

リセット制御回路２２は、オンラインになった際、リセ
ット信号を発生し、ＣＰＵ２８の起動を行うようになっ
ている。

上記電源制御回路２３は、オンラインとなった際、所定
時間経過後に、内部バッテリ２５による駆動から外部電
源駆動に切替え、オフラインとなった際、つまり外部電
圧が低下した際、外部電源による駆動から内部バッテリ
２５による駆動に切替えるものである。

上記バッテリチエツク回路２４は、必要があるときにの
み、データメモリ３１に記録されている基準電圧のデジ
タルデータ（製造時に記録）を用いて基準電圧Ｖｒｅｆ
を作成し、比較器により内部バッテリ２５の電圧値を分
圧したチエツク電圧（被検査電圧）ＶＣＨで比較してチ
エツクするものであり、内部バッテリ２５の電圧値が２
．５ボルト以下となった際に、バッテリアラーム信号を
ＣＰＵ２８へ出力するものである。上記バッテリチエツ
ク回路２４は、基準電圧Ｖｒｅｆおよびチエツク電圧Ｖ
ＣＨを作成する回路に、検知時、つまりオフラインモー
ドにおいてパワーダウン・キーを入力して、時刻、日付
表示を行なう前に１回だけ電流が流れるようになってい
る。この検知により、バッテリアラームとなった場合、
時刻日付表示でなく、ＣＡＬＬ　−ＢＡＮＫ等の表示を
し、電池の寿命がないことを操作者に報知し、バッテリ
アラームとなっていない場合は、時刻、日付表示を行い
、次のメニュー選択へ進むようになっている。

上記クロック制御回路２６は、内部バッテリ２５でカー
ド動作を行うオフラインモードにおいて、低速クロック
と高速クロックとをタイミングよく切替えるものであり
、またＨＡＬＴ命令実行後、パワーダウンのため後述す
る２００ＫＨ２の発振周波数（高速クロック）の信号を
出力する発振回路（第２のクロック発生手段）６７を停
止し、またＣＰＵ２８へのクロックの供給も停止し、完
全なる停止状態で待機するものである。上記クロック制
御回路２６は、リセット、ＨＡＬＴ命令が実行されると
、基本的には時計用が選択される構成である。

上記データメモリ３１には、契約している複数のクレジ
ットカード（会社）に対応する情報、キャッシュカード
に対応する情報が記録されており、上記Ｔ１キー〜Ｔ４
キー１２ａ１・・・により選択されたカードの種類に対
応して読出されるようになっている。上記情報は、各カ
ードごとの従来の磁気ストライプに記録されている情報
と同じ内容となっている。たとえば、カードの第１トラ
ツクに対応する第１トラツク用データと、第２トラツク
に対応する第２トラツク用データとを記録している。

また、上記データメモリ３１には、製造時に上記バッテ
リチエツク回路２４で用いる基準電圧に対応する複数の
デジタルデータが、基準データエリアに記録されるよう
になっている。この基準データエリアのデジタルデータ
は、このカードの発行後、一番最初にパワーオンキーが
投入された際に、上記バッテリチエツク回路２４に設定
されるようになっており、この設定後、上記基準データ
エリアはデータ処理エリアとして用いられるようになっ
ている。

上記カレンダ回路３３は、カードの保持者が自由に設定
変更可能な表示用の時計と、たとえば世界の標準時間を
カードの発行時にセットし、その後、変更不可能な取引
用の時計とを有している。

上記表示部制御回路３５は、上記ＣＰＵ２８から供給さ
れる表示データを内部のＲＯＭで構成されるキャラクタ
ジェネレータ（図示しない）を用いて文字パターンに変
換し、表示部ドライバ３６を用いて表示部１３で表示す
るものである。

上記キーボードインターフェース３８は、キーボード部
１２で入力されたキーに対応するキー人力信号に変換し
てＣＰＵ２　ｇに出力するものである。

上記磁気発生部材制御回路４０は、買物モードおよびカ
ードの種類が指定されている際に、そのカードの種類に
対応して上記データメモリ３１がらデータバス２０を介
して供給されるデータおよび読取装置が手動式読取りか
自動搬送式読取りかに対応した駆動レートに応じて、上
記磁気発生部材１４ａ、１４ｂを駆動制御して磁気情報
としての第１トラツク用データ、第２トラツク用データ
を出力することにより、従来の磁気ストライプが存在し
ているのと同じ状態にしているものである。

たとえば、手動式読取りの場合、読取速度の速い駆動レ
ートを選択し、自動搬送式読取りの場合、読取速度の遅
い駆動レートを選択するようになフている。

上記磁気発生部材制御回路４ｏは、買物モードが指定さ
れている際に、そのカードの種類に対応して磁気発生部
材１４ａ、１４ｂがら順に磁気情報（第１トラツク用デ
ータ、第２トラツク用データ）を発生するようになって
いる。

上記電源制御回路２３について、第５図を用いて詳細に
説明する。すなわち、インバータ回路５１．５４．５５
、カウンタ５２、Ｄ形フリップフロップ回路（ＦＦ回路
）５３、ＭＯＳＦＥＴで構成される半導体スイッチ５６
．５ｇ、ダイオード５７、および内部バッテリ２５によ
って構成されている。

上記カウンタ５２の計数値は、外部電源のチャタリング
の影響を受けない値となっている。上記ダイオード５７
は、電源電圧Ｖｏｕｔの保護用であり、外部からの電源
電圧Ｖｃｃの低下時、半導体スイッチ５６がオンする前
に、電源電圧Ｖｃｃがメモリの駆動電圧より低下した場
合でも、電源電圧Ｖｏｕｔが低下しないように、内部バ
ッテリ２５で保護しているものである。

このような構成おいて、第６図に示すタイミングチャー
トを参照しつつ動作を説明する。すなわち、ＩＣカード
１０が上記端末機１６とコンタクト部１１で接続されて
いない場合、半導体スイッチ５６がオンしているので、
内部バッテリ２５の電源電圧が半導体スイッチ５６を介
して電源制御回路２２の出力Ｖｏｕｔとして各部に印加
される。

また、ＩＣカード１０が上記端末機１６とコンタクト部
１１で接続された場合、外部がらの電源電圧Ｖｃｃが半
導体スイッチ５８のゲートに供給されるとともに、クロ
ック信号ＣＬＫがインバータ回路５１を介してカウンタ
５２のクロック端子ｃｋに供給される。これにより、カ
ウンタ５２は計数を開始し、このカウンタ５２の値が所
定値となった時、出力端Ｑｎの出力により、ＦＦ回路５
３をセットする。このＦＦ回路５３のセット出力Ｑによ
り、半導体スイッチ５８のゲートに“０“信号が供給さ
れ、半導体スイッチ５６のゲートに“１　“信号が供給
され、半導体スイッチ５８がオンし、半導体スイッチ５
６がオフする。

したがって、外部からの電源電圧Ｖｃｃが半導体スイッ
チ５８を介して電源制御回路２２の出力Ｖｏｕｔとして
各部に印加される。

なお、オンライン状態からオフライン状態に戻る時、外
部からの電源電圧ｖｃｃが低下したとき、リセット制御
回路２２からリセット信号が出力される。これにより、
そのリセット信号により、カウンタ５２、ＦＦ回路５３
がリセットされる。すると、半導体スイッチ５８のゲー
トに“１“信号が供給され、半導体スイッチ５６のゲー
トに“０″信号が供給され、半導体スイッチ５８がオフ
し、半導体スイッチ５６がオンする。したがって、内部
バッテリ２５の電源電圧が半導体スイ・ソチ５６を介し
て電源制御回路２２の出力Ｖｏｕｔとして各部に印加さ
れる。

上記バッテリチエツク回路２４について、第１図を用い
て詳細に説明する。すなわち、基準電圧発生回路１４０
、被検査電圧発生回路１４１、インバータ回路１４２．
１４３、オア回路１４４、および比較器としての差動増
幅器１４５によって構成されている。

上記基準電圧発生回路１４０は、基準電圧バ・ソファ１
５１、デコーダ１５２ａ、１５２ｂ、−・・、半導体ス
イッチ１５３ａ、１５３ｂ、・・・、および抵抗１５４
によって構成されている。

上記被検査電圧発生回路１４１は、抵抗１５５．１５６
、および半導体スイッチ１５７によって構成されている
。

＝　１９− このような構成において、上記ＣＰＵ２　Ｂからエンベ
ロープ信号がオア回路１４４およびインバータ回路１４
３を介してデコーダ１５２　ａ　ｓ・・・、および半導
体スイッチ１５７のベースに供給される。すると、デコ
ーダ１５２　ａ、・・・がオンし、これらのデコーダの
うちの１つによりオンされている半導体スイッチ（１５
３ａ、　１５３　ｂ、・・・）を介して、内部バッテリ
２５の電圧値ＶＤＤが抵抗１５４の任意の位置（抵抗値
が異なる）に印加される。この抵抗１５４の任意の位置
に印加される電圧値ＶＤＤに対応して生成される基準電
圧Ｖｒｅｆが差動増幅器１４５の非反転入力端に印加さ
れる。また、内部バッテリ２５の電圧値ＶＤＤを抵抗１
５５と抵抗１５６とで分圧したチエツク電圧（被検査電
圧）ＶＣＨが差動増幅器１４５の反転入力端に印加され
る。これにより、差動増幅器１４５はチエツク電圧Ｖ。

Ｈが基準電圧Ｖｒｅｆよりも小さくなった場合、インバ
ータ回路１４２を介してＣＰＵ２８に対してバッテリア
ラーム信号を出力する。

このように、バッテリ電圧のチエツク時にのみ抵抗１５
４．１５５．１５６に電流を流すようにしているので、
常時電流を流しているのに比して、消費電流を減少でき
るものである。

上記基準電圧バッファ１５１に設定される基準電圧のデ
ジタルデータは、製造時に、内部バッテリ２５の電圧値
ＶＤＤが２．５ボルト以下となった場合に、差動増幅器
１４５の反転入力端に供給されるチエツク電圧Ｖ。Ｈが
非反転入力端に供給される基準電圧Ｖｒｅｆより小さく
なり、差動増幅器１４５からバッテリアラーム信号が出
力される値のものが選択されている。

このデジタルデータの設定について、第１１図に示す構
成図および第１２図に示すフローチャートを参照して説
明する。たとえば、上記ＬＳ１１５０がウェハの時の機
能検査に続いて、バッテリチエツク機能の検査を行ない
、その検査の結果をデータメモリ３１の一部分に複数バ
イトの同一データで記録する。

すなわち、上記ＬＳ１１５０に外部検査装置１６０を接
続する。この場合、上記外部検査装置１６０は、ＬＳ１
１５０の内部バッテリ２５用のパット１）ａＳｐｂに２
．５ボルトを印加し、テストバットｐｃにテスト信号を
出力し、順次選択されるデジタルデータがバットｐｄに
出力されるようになっている。

これにより、上記外部検査装置１６０からテスト信号が
オア回路１４４およびインバータ回路１４２を介してデ
コーダ１５２　ａ％・・・、および半導体スイッチ１５
７のベースに供給される。

また、上記１つのデジタルデータが基準電圧バッファ１
５１に記憶された場合、この基準電圧バッファ１５１の
出力により、デコーダ１５２　ａ　％・・・のいずれか
１つ、つまりデジタルデータに対応するデコーダ（１５
２ａ、・・・）から信号が出力される。この出力は対応
する半導体スイッチ（１５３ａ、・・・）のベースに供
給され、この半導体スイッチ（１５３ａ、・・・）がオ
ンされることにより、内部バッテリ２５の電圧値ＶＤＤ
が抵抗１５４の任意の位置に印加される。

これにより、この抵抗１５４の任意の位置に印加される
電圧値ＶＤＤの位置に対応して生成される基準電圧Ｖｒ
ｅｆが差動増幅器１４５の非反転入力端に印加される。

また、内部バッテリ２５の電圧値ＶＤＤを上記抵抗１５
５．１５６で分圧したチエツク電圧（被検査電圧）ＶＣ
Ｈが差動増幅器１４５の反転入力端に印加される。

この結果、差動増幅器１４５はチエツク電圧ＶＣＨが基
準電圧Ｖｒｅｆよりも小さかった場合、インバータ回路
１４２を介して外部検査装置１６０に対してバッテリア
ラーム信号を出力する。

また、他のデジタルデータが基準電圧バッファ１５１に
記憶された場合、別のデコーダの出力に対応する半導体
スイッチがオンし、この半導体スイッチのオンにより電
圧値ＶＤＤが印加される抵抗１５４の位置に対応した基
準電圧Ｖｒｅｆが生成され、この基準電圧Ｖｒｅｆを用
いてチエツク電圧Ｖ。Ｈとを比較するようになっている
。

そして、出力バットｐｆからバラチリアラーム＝　２３
− 信号が出力された際、そのときのデジタルデータがバッ
テリ検知用基準データとして、上記データメモリ３１内
の基準データエリアに記録されるようになっている。こ
の場合、同じデータが複数バイトに記録されるようにな
っている。

このような工程を経た後（１〜２か月夜）、上記ＬＳ１
１５０はカットされ、カードの基板にボンディング接続
され、またその他の部品が実装され、最後に内部バッテ
リ２５を接続し、カードを単体で動作させる。

このとき、最後の機能チエツクをした後、データメモリ
３１の基準データエリアに記録されている複数のデジタ
ルデータを読取り、多数決により一番多いデジタルデー
タを選択し、それを基準電圧バッファ１５１に記憶する
。この後、上記データメモリ３１の基準データエリアは
データ処理エリアとして使用される。

したがって、上記ＬＳ１１５０内にバッテリチエツク回
路２４が全て実装されている場合に、ロットごとにバッ
テリの低下検知点にばらつきが生じてしまうという不具
合を解消するために、上記のようにバッテリチエツク回
路２４内の基準電圧を発生するためのデジタルデータを
、製造時に適正なものを選択するようになっている。こ
れにより、バッテリの低下検知点にばらつきがなく、正
確な内部バッテリ２５の電圧低下を検知することができ
る。

上記クロック制御回路２６について、第７図を用いて詳
細に説明する。すなわち、上記ＣＰＵ２８からの停止信
号ＨＡＬＴはＦＦ回路６２のクロック入力端ｃｋに供給
される。このＦＦ回路６２のセット出力は、ＦＦ回路６
３のデータ入力端りに供給され、このＦＦ回路６３のク
ロック入力端ｃｋには上記ＣＰＵ２８からのマシンサイ
クル信号Ｍ１が供給される。上記ＦＦ回路６２．６３は
停止モードタイミング用となっている。上記ＦＦ回路６
３のセット出力は、ＦＦ回路６４のデータ入力端りに供
給され、このＦＦ回路６４のクロック入力端ｃ　Ｉｃに
は上記カレンダ回路３３からの３２．７６３ＫＨ２の時
計用のクロッりが供給される。上記ＦＦ回路６４のリセ
ット出力は、ＦＦ回路６５のデータ入力端りに供給され
、このＦＦ回路６５のクロック入力端ｃｋには上記カレ
ンダ回路３３からの３２．７６３ＫＨ２の時計用のクロ
ックが供給される。上記ＦＦ回路６５はクロック発振停
止用となっている。上記ＦＦ回路６５のセット出力は、
アンド回路６６の一端に供給され、このアンド回路１３
２の他端には上記ＣＰＵ２８から強制ストップ信号が供
給されるようになっている。上記アンド回路１３２の出
力は、ナンド回路６６の一端に供給され、このナンド回
路６６の出力端と他端との間には発振回路６７が接続さ
れている。

また、上記ＣＰＵ２８からのキー人力割込み信号、およ
び上記リセット制御回路２２からのリセット信号は、オ
ア回路６１を介して上記ＦＦ回路６２．６３．６４のリ
セット入力端Ｒに供給されるとともに、上記ＦＦ回路６
５のセット入力端Ｓに供給される。

上記発振回路６７は、上記２００ＫＨ２の発振周波数を
有する発振器２７、抵抗６８、コンデンサ７０．７１に
よって構成されている。

上記ナンド回路６６の出力は、インノく一タ回路７２を
介してＦＦ回路７４のクロ・ツク入力端ｃｋおよびバイ
ナリカウンタ１３０のクロ・ツク入力端ｃｋに供給され
、またインバータ回路７２．７３を介してナンド回路７
５の一端に供給される。

上記バイナリカウンタ１３０は、上記発振回路６７によ
る発振クロックを計数し、その計数値力（所定値となっ
た際、出力端Ｑｎから信号を出力するものである。上記
バイナリカウンタ１３０の出力端Ｑｎからの信号は、Ｆ
Ｆ回路１３１のクロ・ツク入力端ｃｋに供給され、この
ＦＦ回路１３１のセット出力としてのレディ信号はＣＰ
Ｏ２８へ出力されるようになっている。

上記ＦＦ回路１３１は、上記）くイナリカウンタ１３０
の出力によりセットされることにより、上記発振回路６
７がレディ状態となった際にセ・ソトするようになって
いる。

また、上記リセット制御回路２２からのリセ・ソト信号
はＦＦ回路７７のセット入力端Ｓに供給され、このＦＦ
回路７７のデータ入力端りには、上記ＣＰＵ２　Ｂから
のクロック選択信号が供給され、クロック入力端ｃｋに
は上記カレンダ回路３３からの３２．７６３ＫＨ２の時
計用のクロックが供給される。上記ＦＦ回路７７のセッ
ト出力はナンド回路７９の一端に供給され、このナンド
回路７９の他端には上記カレンダ回路３３からの３２．
７６３ＫＨ２の時計用のクロックがインバータ回路７８
を介して供給される。上記ナンド回路７９の出力はナン
ド回路８０の一端に供給される。

また、上記ＦＦ回路７７のリセット出力は上記ＦＦ回路
７４のデータ入力端りに供給され、このＦＦ回路７４の
セット出力はナンド回路７５の他端に供給される。上記
ＦＦ回路７４はクロック切替用となっている。

上記ナンド回路７５．７９の出力がナンド回路８０に供
給され、このナンド回路８０の出力はＦＦ回路８１．８
３のクロック入力端ｃｋに供給され、上記ＦＦ回路８１
のデータ入力端には上記ＦＦ回路６３のセット出力がイ
ンノく一夕回路８２を介して供給される。

また、上記ＦＦ回路８３のセ・ソト出力はナンド回路８
６の一端に供給され、このナンド回路８６の他端には上
記アンド回路８０の出力がインノ（−夕回路８５を介し
て供給される。上記ナンド回路８６の出力は、クロック
信号として上記ＣＰＵ２８へ出力されるようになってい
る。

このような構成において、動作を説明する。まず、停止
状態について説明する。すなわち、上記ＣＰＵ２８から
クロック選択信号として“１　″が供給されている。こ
れにより、ＦＦ回路７７がセットしている。これにより
、時計用クロ・ツク（３２，７６８ＫＨ２）はインバー
タ回路７８、ナンド回路７９．８０を介して、ＦＦ回路
８１．８２、およびインバータ回路８５に導かれている
。

次に、停止状態からの再起動について説明する。

すなわち、上記パワーオンキーとしてのＹＥＳキー（イ
コールキー）１２ｈの投入により、上記ＣＰＵ２８から
キー人力割込み信号が供給される。

すると、ＦＦ回路６２．６３．６４がリセットし、ＦＦ
回路６５がセットする。このＦＦ回路６５のセット出力
により発振回路６７をイネーブル状態とする。これによ
り、発振回路６７は発振を開始する。

また、上記ＦＦ回路６３のリセットにより、ＦＦ回路８
１のデータ入力端りには“１　“が供給されている。こ
れにより、上記ナンド回路８０の出力により、ＦＦ回路
８１．８３がセットし、ナンド回路８６のゲートを開く
。したがって、インバータ回路８５からの時計用クロッ
クがナンド回路８６を介してＣＰＵ２８に出力される。

したがって、ＣＰＵ２８はＦＦ回路８６からの低速クロ
ックにより動作し、種々の処理を行なう。

また上記発振回路６７によるクロック（２００ＫＨ２）
がインバータ回路７２を介してＦＦ回路７４のクロック
入力端およびバイナリカウンタ１３０のクロック入力端
に供給される。

また、上記バイナリカウンタ１３０により発振回路６７
のクロックが計数され、所定の計数値となった際、その
出力によりＦＦ回路１３１がセットする。

そして、上記キー人力信号が出力されてから所定時間経
過した際、ＣＰＵ２８はＦＦ回路１３１がセットしてい
るか否かをセンスすることにより、発振回路６７が正常
に動作（発振）しているか否かを判断する。すなわち、
ＦＦ回路１３１がセットしている場合、発振回路６７が
正常と判断し、ＦＦ回路１３１がセットしていない場合
、発振回路６７が異常と判断する。

この判断の結果、ＣＰＵ２８は、発振回路６７が正常の
場合、高速クロックでの動作を判断し、発振回路６７が
異常の場合、低速クロックのままでの動作を判断する。

上記のように発振回路６７の正常を判断した場合、ＣＰ
Ｕ２８は、クロック選択信号として“０“をＦＦ回路７
７のデータ入力端りに供給する。これにより、ＦＦ回路
７７がリセットし、ＦＦ回路７７のリセット出力つまり
１　“信号がＦＦ回路７４のデータ入力端りに供給され
る。

すると、ＦＦ回路７４がセットし、このセット出力によ
りナンド回路７５のゲートが開く。

この結果、発振回路６７によるクロック（２００ＫＨ２
）は、インバータ回路７２．７３、ナンド回路７５．８
０、インバータ回路８５、およびナンド回路８６を順次
介してＣＰＵ２８に出力される。

これにより、クロック選択信号を”０　“とすることに
より、ＦＦ回路７４で同期がとられ、時計用クロック（
低速クロック）がら高速クロックに切替わり、ＣＰＵ２
　ｇは高速クロックで起動を行なうようになっている。

そのＣＰＵ２８の起動後、ＣＰＵ２８はクロック選択信
号を”１　“とすることにより、ＦＦ回路７７がセット
し、ＦＦ回路７７のセット出力っまり“１　″信号がナ
ンド回路７９に供給され、ナンド回路７９のゲートが開
いている。したがって、時計用クロックが、インバータ
回路７８、ナンド回路７９．８０、インバータ回路８５
、およびナンド回路８６を順次介してＣＰＵ２８に出力
される。この結果、時計用クロックがＣＰＵ２８に出力
される。したがって、ＣＰＵ２８はＦＦ回路８６からの
低速クロックにより動作し、種々の処理を行なう。

またこのとき、ＣＰＵ２８からの強制ストップ信号（“
０“信号）がアンド回路１３２に供給されることにより
、アンド回路１３２のゲートが閉じられる。これにより
、発振回路６７がディセーブル状態となり、発振回路６
７は発振を停止する。

また、発振回路６７の異常を判断した場合、ＣＰＵ２８
はクロック選択信号として１“をＦＦ回路７７のデータ
入力端りに供給したまま、強制ストップ信号（“０“信
号）をアンド回路１３２に供給する。これにより、ＦＦ
回路８６から低速クロックが出力された状態で、発振回
路６７がディセーブル状態となり、発振回路６７は発振
を停止する。

この結果、時計用クロックがＣＰＵ２８に出力される。

次に、上記処理として特定の処理たとえば取引モードが
選択された場合の動作について説明する。

すなわち、まず、取引モードが選択されると、ＣＰＵ２
８はアンド回路１３２への強制ストップ信号の供給を停
止する。

すると、再びＦＦ回路６５のセット出力がアンド回路１
３２を介して発振回路６７に供給され、発振回路６７が
イネーブル状態となる。これにより、発振回路６７は発
振を開始する。

これにより、上記発振回路６７によるクロック（２００
ＫＨ２）がインバータ回路７２を介してＦＦ回路７４の
クロック入力端およびバイナリカウンタ１３０のクロッ
ク入力端に供給される。

そして、買物モードにおける取引成立コードを算出する
際、ＣＰＵ２　ｇはＦＦ回路１３１がセットしているか
否かをセンスすることにより、発振回路６７が正常に動
作（発振）しているか否かを判断する。すなわち、ＦＦ
回路１３１がセットしている場合、発振回路６７が正常
と判断し、ＦＦ回路１３１がセットしていない場合、発
振回路６７が異常と判断する。

この判断の結果、発振回路６７が正常の場合、ＣＰＵ２
８はクロック選択信号として“０“をＦＦ回路７７のデ
ータ入力端りに供給する。これにより、ＦＦ回路７７が
リセットし、ＦＦ回路７７のリセット出力つまり“１“
信号がＦＦ回路７４のデータ入力端りに供給される。

これにより、クロック選択信号を“Ｏ“とすることによ
り、ＦＦ回路７４で同期がとられ、時計用クロック（低
速クロック）から高速クロックに切替わり、ＣＰＵ２ｇ
は高速クロックにより動作し、上記取引成立コードの算
出を行なうようになっている。

そのＣＰＵ２８による取引成立コードの算出の後、ＣＰ
Ｕ２８はクロック選択信号を“１“とすることにより、
ＦＦ回路７７がセットし、ＦＦ回路７７のセット出力つ
まり“１　“信号がナンド回路７９に供給され、ナンド
回路７９のゲートが開いている。したがって、時計用ク
ロックが、インバータ回路７８、ナンド回路７９．８０
、インバータ回路８５、およびナンド回路８６を順次介
してＣＰＵ２ｇに出力される。この結果、時計用クロッ
クがＣＰＵ２８に出力される。したがって、ＣＰＵ２　
ｇはＦＦ回路８６からの低速クロックにより動作を行な
う。

またこのとき、ＣＰＵ２８からの強制ストップ信号がア
ンド回路１３２に供給されることにより、アンド回路１
３２のゲートが閉じられる。これにより、発振回路６７
がディセーブル状態となり、発振回路６７は発振を停止
する。

なお、上記判断の結果、発振回路６７が異常の場合、Ｃ
ＰＵ２　ｇはクロック選択信号″１“をＦＦ回路７７の
データ入力端りに供給したまま、強制ストップ信号をア
ンド回路１３２に供給する。

これにより、ＦＦ回路８６から低速クロ・ツクが出力さ
れた状態で、発振回路６７がディセーブル状態となり、
発振回路６７は発振を停止する。

この結果、再び時計用クロックがＣＰＵ２８に出力され
る。したがって、ＣＰＵ２８はＦＦ回路８６からの低速
クロックにより動作し、上記取引成立コードの算出を行
なう。

次に、処理を終了し、停止状態（スタンノくイ状態）と
する場合について説明する。すなわち、ＣＰＵ２８は、
停止信号ＨＡＬＴをＦＦ回路６２のクロック入力端ｃｋ
に供給する。すると、ＦＦ回路６２がセットし、このセ
ット出力がＦＦ回路６３のデータ入力端りに供給される
。そして、ＣＰＵ２８からのマシンサイクル信号Ｍ１に
より、ＦＦ回路６３がセットし、ＦＦ回路８１のデータ
入力端りに０“信号が供給される。これにより、ＦＦ回
路６３のセット出力をＦＦ回路８１．８３で２パルス分
送らせた後、ナンド回路８６のゲートを閉じることによ
り、ＣＰＵ２８へのクロックの出力を停止する。これに
より、ＣＰＵ２８を停止状態としている。

上記カレンダ回路３３について、第８図を用いて詳細に
説明する。すなわち、３２．７６８ＫＨ２の発振器３４
の発振出力を分周することにより、１秒ごとの信号を出
力端ａ、ｂから出力する分周回路９１、この分周回路９
１の出力端ａからの信号を計数することにより、１０秒
ごとに信号を出力するカウンタ９２、このカウンタ９２
からの信号を計数することにより、６０秒つまり１分ご
とに信号を出力するカウンタ９３、このカウンタ９３か
らの信号を計数することにより、１０分ごとに信号を出
力するカウンタ９４、このカウンタ９４からの信号を計
数することにより、６〇分つまり１時間ごとに信号を出
力するカウンタ９５、このカウンタ９５からの信号を計
数することにより、２４時間つまり１日ごとに信号を出
力するカウンタ９６、上記分周回路９１の出力端すから
の信号を計数することにより、１０秒ごとに信号を出力
するカウンタ９７、このカウンタ９７からの信号を計数
することにより、６０秒つまり１分ごとに信号を出力す
るカウンタ９８、このカウンタ９８からの信号を計数す
ることにより、１０分ごとに信号を出力するカウンタ９
９、このカウンタ９９からの信号を計数することにより
、６０分つまり１時間ごとに信号を出力するカウンタ１
００、このカウンタ１００からの信号を計数することに
より、２４時間つまり１日ごとに信号を出力するカウン
タ１０１から構成されている。

ここに、上記カウンタ９２〜９６により秒、分、時を計
数する取引用の時計が構成され、上記カウンタ９７〜１
０１により秒、分、時を計数する表示用の時計が構成さ
れている。上記カウンタ９７〜１０１の内容つまり計数
値は上記キーボード部１２により変更できるようになっ
ており、上記カウンタ９２〜９６の内容つまり計数値は
上記キーボード部１２により変更できないようになって
いる。

また、年月日および曜日は、２４時間ごとのカウンタ９
６．１０１からの信号により、上記ＣＰＵ２８へ日付更
新の割込み要求を出力する。

これにより、ＣＰＵ２８はデータメモリ３１を用いて対
応するエリアの年月日および曜日を更新する。また、２
つの時計は、第９図に示すように、基準となる１秒のク
ロックの位相をずらしているため、同時に割込みが発生
しないようになっている。

次に、このような構成において動作を説明する。

まず、カード単体で用いるオフライン機能について説明
する。すなわち、本ＩＣカード１０は、通常、時計のみ
が動作し、ＣＰＵ２８は上述したように、停止（ＨＡ　
Ｌ　Ｔ）状態となっている。

この状態では、ＩＣカード１０はパワーオンキーとして
のＹＥＳキー１２ｈの投入とオンラインモードでしか外
部から制御できないようになっている。

これにより、パワーオンキーとしてのＹＥＳキー１２ｈ
を投入する。すると、キーボードインターフェース３８
はキー人力割込み信号をクロック制御回路２６に出力す
る。すると、クロック制御回路２６から時計用クロック
がＣＰＵ２８に供給され、ＣＰＵ２ｇの停止（ＨＡＬＴ
）状態が解除される。この後、前述したような起動処理
が行なわれる。

このＣＰＵ２　Ｂの起動後、ＣＰＵ２８は上記カレンダ
回路３３内のカウンタ９７〜１０１から表示用時計に対
する秒、分、時を読出し、またデータメモリ３１から表
示用時計に対する年月日および曜日を読出し、指定され
たフォーマットに変換し、表示部制御回路３５に出力す
る。これにより、表示部制御回路３５は、内部のキャラ
クタジェネレータ（図示しない）を用いて文字パターン
に変換し、表示部ドライバ３６を用いて日付、時刻とを
交互に表示部１３で表示する。

これにより、動作開始用メツセージとしての日付、時刻
を表示部１３で表示する。

そして、ＣＰＵ２ｇはキーボード部１２の全キーを受付
可能として待機する。

また、上記ＣＰＵ２８の起動時に、バッテリチエツク回
路２４をアクセスし、バッテリ２５の電圧値をチエツク
する。このチエツクの結果、バッテリ２５の電圧値が低
下していた場合、ＣＰＵ２　ｇは表示部１３でｒＣＡＬ
Ｌ　　ＢＡＮＫＪなどのメツセージを表示し、これ以後
のオフラインでのＩＣカード１０の使用を禁止する。

すなわち、上記ＣＰＵ２　ｇの起動時に、ＣＰＵ２８か
らエンベロープ信号が供給され、オア回路１４４および
インバータ回路１４３を介してデコーダ１５２ａ、・・
・および半導体スイッチ１５７のベースに供給される。

このとき、基準電圧バッファ１５１には、製造時に、デ
ジタルデータが記憶されており、このデジタルデータが
デコーダ１５２ａ、・・・に出力されている。これによ
り、このデジタルデータと上記エンベロープ信号とによ
リ、１つのデコーダ（１５２ａ、・・・）からの信号が
対応する半導体スイッチ（１５３ａ、・・・）のベース
に供給される。たとえば、デコーダ１５２ａから信号が
出力された場合、半導体スイッチ１５３ａがオンする。

この結果、内部バッテリ２５の電圧値ＶＤＤが印加され
る抵抗１５４における位置により決定される抵抗値で生
成される基準電圧Ｖｒｅｆが差動増幅器１４５の非反転
入力端に印加される。また、内部バッテリ２５の電圧値
ＶＤＤを抵抗１５５．１５６とで分圧したチエツク電圧
ＶＣＨが差動増幅器１４５０反転入力端に印加される。

これにより、差動増幅器１４５はチエツク電圧ＶＣＨが
基準電圧Ｖｒｅｆよりも小さくなった場合、インバータ
回路１４２を介してＣＰＵ２８に対してバッテリアラー
ム信号を出力する。このバッテリアラーム信号により、
ＣＰＵ２８は表示部１３でｒＣＡＬＬ　　ＢＡＮＫＪな
どのメツセージを表示し、操作者に電池が寿命となった
ことを知らせ、これ以後のオフラインでのＩＣカード１
〇の使用を禁止する。

また、差動増幅器１４５はチエツク電圧ＶＣＨが基準電
圧Ｖｒｅｆよりも大きい場合、バッテリアラーム信号を
出力しない。この場合、次の時刻、日付表示に進む。

なお、上記バッテリチエツク回路２４による低下検知動
作は、第１０図に示すフローチャートのようになってい
る。

上記日付、時刻の表示状態で、モード選択キーとしての
加算キー１２ｃを投入することにより、順次別のモード
の表示を行なう。これにより、取引モードを表示してい
る際に、ＹＥＳキー１．２ｈが投入されると、そのモー
ドが選択され、ＣＰＵ２８は表示部１３で受付メツセー
ジと暗証番号の入力要求を表示する。

また、前述したように、上記取引モードの選択に応じて
、ＣＰＵ２ｇはクロック制御回路２６内の発振回路６７
による高速クロックの発振を開始する。

上記暗証番号の入力要求の表示により、カード＝　　４
４　− 使用者は、テンキー１２ｂにより暗証番号を投入する。

すると、ＣＰＯ２８はカードに登録されている正しい暗
証番号の入力か否かをチエツクし、正しい暗証が投入さ
れた場合、次の動作へ移行する。

また、誤った暗証番号の入力を判断した場合、３回まで
のうちに正しい番号が入力されれば、ＩＣカード１０内
のＰＩＮエラーのカウンタはリセットされ、次の動作へ
写る。しかし、３回とも誤って入力された場合、表示部
１３にｒＰＩＮＥＲＲＯＲＪが表示され、これ以後、こ
のモードでの使用は、契約銀行から秘密コードを発行し
てもらい、カードのＰＩＮ　　ＥＲＲＯＲを解除するま
で、ＩＣカード１０での買物ができなくなる。

このような方法は、カードの安全性を向上させるための
手段である。

上記暗証番号が正しく入力されると、ＣＰＵ２８は取引
モードでの最初のメニューである「買物をしますか？」
が表示部１３で表示される。このとき、ＹＥＳキー１２
ｈを投入すると、買物モ−ドとなる。ここで、モード選
択キー１２ｃを投入するごとに取引モード内のメニュー
が順次表示部１３に表示される。

買物モードに入ると、現在、選択されている通貨単位で
の買物金額の入力要求が表示部１３に表示される。この
際、ＣＰＵ２８は前述したように、クロック制御回路２
６内の高速クロックが正常か否か判断し、高速クロック
が正常の場合、クロック選択信号として“Ｏ“信号を出
力する。これにより、クロック制御回路２６からＣＰＵ
２８への駆動クロックを低速クロック（時計用クロック
）から高速クロックへ変更しておく。

また、上記高速クロックが異常の場合、ＣＰＵ２８の駆
動クロックは低速クロックのままとしておく。

上記表示に応じて買物金額をテンキー１２ｂにより入力
する。すると、ＣＰＵ２８は乱数により取引成立コード
を発生し、その結果と買物類とを表示部１３で交互に表
示する。上記取引成立コードの発生が行なわれた後、Ｃ
ＰＵ２８はクロック＝　４６− 制御回路２６にクロック選択信号として“１“信号を出
力する。これにより、クロック制御回路２６からＣＰＵ
２８への駆動クロックを高速クロックから低速クロック
（時計用クロック）へ戻しておく。

この時点でＩＣカード１０を店員に渡す。店員は、ＩＣ
カード１０を受取ると磁気テープリーダ付の端末機（図
示しない）にＩＣカード１０をセットする。そして、Ｉ
Ｃカード１０のＹＥＳキー１２ｈを投入する。すると、
ＣＰＵ２　ｇは従来の磁気テープカードと同様のデータ
を磁気発生部材制御回路４０を制御することにより、磁
気発生部材１４ａ、１４ｂから、端末機の磁気ヘッドに
対して送出する。端末機がこのデータを正しく受取ると
買物は成立し、このモードは終了する。

また、端末機の無い店では、ＩＣカード１０で発生した
取引成立コードを控えたり、ＩＣカード表面のエンボス
文字を指定された伝票にインプリントすることにより、
記録される。

次に、ＩＣカード１０を端末機１６に挿入することによ
り用いるオンライン機能について説明する。すなわち、
ＩＣカード１０を端末機１６の挿入口１７に挿入する。

すると、ＩＣカード１０が受入れられ、端末機１６内部
の接続部とＩＣカード１０のコンタクト部１１が接続さ
れる。これにより、コンタクト部１１を介して外部から
の電源電圧クロック、リセットが供給されると、電源制
御回路２３は上述したように、電源電圧のレベルをチエ
ツクし、内部バッテリ２５による駆動から外部からの電
源電圧の駆動に切替える。また、上記リセットによりリ
セット制御回路２２はリセット信号を発生し、ＣＰＵ２
８を起動する。この際、ＣＰＵ２８は端末機１６からの
クロックを駆動クロックとして用いる。

リセットが解除されると、ＣＰＵ２８は外部クロックで
プログラムＲＯＭ２９のＯ番地から実行する。ＩＣカー
ド１０はθ番地からスタートした場合、外部電圧の状態
をチエツクし、外部電圧がオン中で外部電圧の低下を検
出するパワーダウンがセットしていなければ、オンライ
ンモードのプログラムを実行する。

オンラインモードは、最初にＩＣカード１０内で準備し
ているデータ通信の取決め事項を端末機１６へ送り、そ
のあと端末機１６からの指令を待つＯ端末機１６は通信モードを正常に受取ると、以後、端末
機１６のアプリケーションにしたがって、ＩＣカード１
０に対してデータの要求を行なったり、データの書換え
をおよび新規登録をしたりする。

オンラインモードの終了は、端末機１６からの電源電圧
が供給ストップし、ＩＣカード１０が排出された時であ
る。

上記したように、製造時に設定されたデジタルデータを
用いて、アナログ化した基準電圧を発生し、この基準電
圧を基準としてバッテリの電圧低下を検知するようにし
たので、バッテリの電圧低下を常に正確な検知点で行な
うことができる。

なお、上記実施例では、ＩＣカードを用いたが、これに
限らず、データメモリと制御素子とを有し、＝　４９− 選択的に外部から入出力を行うものであれば良く、形状
もカード状でなく、棒状など他の形状であっても良い。

［発明の効果コ以上詳述したようにこの発明によれば、電池の電圧低下
の検知を正確な検知点で行なうことができる携帯可能媒
体を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図はバッテリチエツク回路の構成を示す図、第２図は
ＩＣカードの電気回路の概略構成を示す図、第３図はＩ
Ｃカードの構成を示す平面図、第４図はＩＣカードを取
扱う端末機を示す図、第５図は電源制御回路の構成例を
示す図、第６図は第５図における要部の動作を説明する
ためのタイミングチャート、第７図はクロック制御回路
の構成を示す図、第８図はカレンダ回路の概略構成ブロ
ック図、第９図は分周回路からの信号の出力タイミング
を示す図、第１０図はバッテリ低下検知時の動作を説明
するためのフローチャート、第１１図はＬＳＩに対する
外部検査装置の接続状態を説明するための図、第１２図
は製造時の要部動作を説明するためのフローチャートで
ある。１０・・・ＩＣカード（携帯可能媒体）、１１・・・コ
ンタクト部、１２・・・キーボード部、１３・・・表示
部、２４・・・バッテリチエツク回路、２５・・・内部
バッテリ（電池）、２８・・・ＣＰＵ　（制御素子）、
３１・・・データメモリ（記録手段）、１４０・・・基
準電圧発生回路、１４１・・・被検査電圧発生回路、１
４５・・・差動増幅器、１５０・・・ＬＳＩ、１５１・
・・基準電圧バッファ、１５２８％〜・・・デコーダ、
１５３ａ、　〜、１５７−・・半導体スイッチ、１６０
・・・外部検査装置。出願人代理人　　弁理士　鈴江武彦＝　５１− 第１０図第１１図第１２図

Claims

【特許請求の範囲】（１）　少なくとも制御素子と記録手段とを有する携帯
可能媒体において、上記制御素子に電力を供給する電池と、あらかじめ上記記録手段に記録されているデジタルデー
タを用いて、アナログ化した基準電圧を発生する基準電
圧発生手段と、上記電池の電圧から被検査電圧を発生する被検査電圧発
生手段と、この被検査電圧発生手段からの被検査電圧と上記基準電
圧発生手段からの基準電圧とを比較することにより、上
記電池の電圧を検知する検知手段と、を具備したことを特徴とする携帯可能媒体。（２）　制
御素子が、ＣＰＵであることを特徴とする特許請求の範
囲第１項記載の携帯可能媒体。（３）　検知手段による
検知が、必要があるときにのみ行なわれるものであるこ
とを特徴とする特許請求の範囲第１項記載の携帯可能媒
体。（４）　記録手段が、ＥＥＰＲＯＭで構成されるもので
あることを特徴とする特許請求の範囲第１項記載の携帯
可能媒体。（５）　記録手段に記録されているデジタルデータが複
数で、この複数のデジタルデータの多数決により決定し
たデータをアナログ化するものであることを特徴とする
特許請求の範囲第１項記載の携帯可能媒体。