JPH01106626A - 誤り訂正情報の出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル通信における誤り訂正情報の出力装
置に関し、とくにＰＣＭ通信の受信側の誤り訂正器で発
生する一部のビットのシンドロームを、誤り訂正情報に
変換して出力する誤り訂正情報の出力装置に関する。さ
らに特定すると、シンドロームが多数のビットから構成
されている場合の誤り訂正情報出力装置に関する。

（従来の技術） 従来゛、ＰＣＭ通信の受信側に用いられる誤り訂正器で
発生するシンドロームが、多数のビットから構成される
場合、シンドロームの全てのビットを観測せず、シンド
ロームを構成するビットの一部を観測してシンドローム
の一部を判定し、誤り訂正情報を検出出力する複数の検
出器をもつ誤り訂正情報の出力装置が用いられているこ
とがある。

第２図は、従来の誤り訂正情報出力装置の構成例を示す
ブロック図で、モジュロ（ｍｏｄｕｌｏ）８、ワード長
　１２０ビツト、冗長ビット８ビツトのり−（Ｌｅｅ）
符号に基く、距＠１の二重誤り訂正用の誤り訂正情報出
力装置の一例である。

第２図において、シンドローム１０１は２４ビツトで構
成されており、訂正可能な誤りの種類すなわちシンドロ
ームの種類は、２８，８００通りあるとする。

誤り訂正情報の出力装置は、ｎ個の誤り訂正情報の検出
器り、−Ｄｎからなり、各検出器Ｄ１〜Ｄｎは、ＲＯＭ
のメモリＭ１〜Ｍｎ、検出器の選択回路ＳＬ、〜ＳＬ、
ならびにスイッチ回路ＳＷＩ〜ＳＷ、から構成されてい
る。

第１の検出器り、の第１のメモリＭ、は、シンドローム
１０１の第１ビツトから第１５ビツトまでの１５ビツト
を入力し、その１５ビツトだけから特定のシンドローム
の判別ができる場合には、対応する正規の誤り訂正情報
のビットパターンを第１のＲＯＭ出力Ｓ１として出力し
、判別できない場合には、正規の誤り訂正情報として存
在しない特定のビットパターンを第１のＲＯＭ出力ｓｌ
として出力する。

第１のＲＯＭ出力ｓｌは、第１の選択回路ＳＬ。

と第１のスイッチ回路ＳＷ、に入力され、第１の選択回
路ＳＬ、は、第１のＲＯＭ出力ｓｌが正規の誤り訂正情
報として存在するか否かを判別する。

第１のＲＯＭ出力Ｓ１が、正規の誤り訂正情報として存
在する場合には、第１の選択信号ｓｌ＋により第１のス
イッチ回路ＳＷ１を制御し、第１の検出器り、を選択し
て第１のＲＯＭ出力ｓｌを誤り訂正情報１２４として出
力するとともに、第１の選択信号ｓｌｌを第２の検出器
Ｄ２の第２の選択回路ＳＬ２に送り、以下、同様にして
、後段の検出器Ｄ２〜Ｄｎすなわち第２の検出器Ｄ２か
ら第ｎの検出器Ｄｎまでゐ誤り訂正情報１２４の出力を
禁止する。

第１のＲＯＭ出力Ｓ１が、正規の誤り訂正情報として存
在しない特定のビットパターンである場合には、第１の
選択信号ｓｌｌにより第１のスイッチ回路ＳＷ、を制御
し、第１のＲＯＭ出力Ｓ１を誤り訂正情報１２４として
出力することを禁止する。

第２の検出器Ｄ２の第２のメモリＭ２は、シンドローム
ｌｏｔの第５ビツトから第１９ビツトまでの１５ビツト
を入力し、その１５ビツトだけから特定のシンドローム
の判別ができれば、対応する正規の誤り訂正情報のビッ
トパターンを第２のＲＯＭ出力Ｓ２として出力し、判別
できない場合には正規の誤り訂正情報として存在しない
特定のビットパターンを第２のＲＯＭ出力Ｓ２として出
力する。

第２のＲＯＭ出力Ｓ２は第２の選択回路ＳＬ２と第２の
スイッチ回路ＳＷ２に人力される。なお、第２の選択回
路ＳＬ２は第１の選択信号ｓｌｌを人力して、第１の検
出器り、が誤り訂正情報１２４を出力している場合には
、第２のＲＯＭ出力Ｓ２にかかわらず、第２の選択信号
ｓ２１により第２のスイッチ回路ＳＷ２を制御し、誤り
訂正情報１２４の出力を禁止する。

第１の検出器り、から誤り訂正情報＋２４が出力されて
おらず、第２のＲＯＭ出力Ｓ２が正規の誤り訂正情報で
ある場合には、第２の選択信号ｓ２１により第２のスイ
ッチ回路ＳＷ２を制御して、第２の検出器Ｄ２を選択し
第２のＲＯＭ出力Ｓ２を誤り訂正情報１２４として出力
するとともに、第２の選択信号ｓ２１を第３の検出器（
図示路）の選択回路に送り、同様にして、後段の検出器
Ｄ３〜Ｄｎが誤り訂正情報１２４を出力することを禁止
する。

第１の検出器り、から誤り訂正情報１２４が出力されて
おらず、第２のＲＯＭ出力Ｓ２が正規の誤り訂正情報と
して存在しない特定のビットパターンである場合には、
第２の選択信号ｓ２１により第２のスイッチ回路ＳＷ２
を制御し、第２の検出器Ｄ２が誤り訂正情報１２４を出
力することを禁止する。

なお、第３から第（ｎ−１）の検出器Ｄ３〜Ｄｎ−１（
図示せず）も、人力するシンドローム＋０１のビット組
合せが互いに異なるのみで、第２の検出器Ｄ２と同様の
動作をする。

第ｎの検出器Ｄｎにおける第ｎのメモリＭｎは、シンド
ローム１０１の第１Ｏビツトから第２４ビツトまでの１
５ビツトを人力し、その１５ビツトだけから特定のシン
ドロームの判別ができれば、対応する正規の誤り訂正情
報のビットパターンを第ｎのＲＯＭ出力ｓｎとして出力
し、判別できない場合には、正規の誤り訂正情報として
存在しない特定のビットパターンを第ｎのＲＯＭ出力ｓ
ｎとして出力する。第ｎのＲＯＭ出力ｓｎは、第ｎの選
択回路ＳＬｎと第ｎのスイッチ回路ＳＷｎに入力される
。

第ｎの選択回路ＳＬｎは第（ｎ−１）の選択信号ｓ　（
ｎ−１）　ｌをも入力し、結果として、第１の検出器り
、から第（ｎ−１）の検出器Ｄｎ−ｔ　　（図示せず）
までのいずれかの検出器から誤り訂正情報が出力されて
いるか否かを判定し、出力されていれば第ｎのＲＯＭ出
力ｓｎにかかわらず、第ｎの選択信号ｓｎｌによって第
ｎのスイッチ回路ＳＷｎを制御し、第ｎの検出器Ｄｎか
ら誤り訂正情報１２４を出力することを禁止する。

第１の検出器Ｄ１から第（ｎ−１）の検出器Ｄｎ−１（
図示せず）までのどの検出器からも、結果として、誤り
訂正情報が出力されておらず、第ｎのＲＯＭ出力ｓｎが
正規の誤り訂正情報である場合には、第ｎのスイッチ回
路ＳＷｎを制御し、第ｎの検出器Ｄｎを選択して第ｎの
ＲＯＭ出力ｓｎを誤り訂正情報１２４として出力する。

第１の検出器Ｄ１から第（ｎ−１）の検出器ｏｎ−１（
図示せず）までのどの検出器からも誤り訂正情報が出力
されておらず、第ｎのＲＯＭ出力ｓｎが正規の誤り訂正
情報として存在しない特定のビットパターンである場合
には、１Ｎｎの選択信号ｓｎｌにより、第ｎのスイッチ
回路Ｓｗｎを制御し、第ｎの検出器り、が誤り訂正情報
１２４を出力することを禁止する。

〔発明が解決しようとする問題点〕

上述した従来の誤り訂正情報出力装置では、シンドロー
ムの全てのビットを観測せず、一部分のビットを観測し
て伝搬路で発生した誤りを検出し、誤り訂正情報を出力
しているため、訂正能力をこえる誤りに対するシンドロ
ームが、正規のシンドロームに一致していなくとも、い
ずれかの誤り訂正情報検出器で観測しているシンドロー
ムの当該部のビットだけが、正規のシンドロームと一致
していれば、誤り訂正により誤りを付加してしまうので
、シンドロームの全ビットを観測して誤り訂正情報を出
力する場合にくらべて、誤り訂正を行なう可能性が大き
くなる欠点がある。

即ち、受信側の誤り訂正器の訂正能力をこえる誤りが伝
送搬路で発生した場合、そのシンドロームが正規のシン
ドロームに一致していなくても、部分的に一致している
ならば、誤って誤り訂正を行なうため、結果として、デ
ータ列に誤りを付加することが起こり得る欠・点がある
。

本発明の目的は、伝搬路中で訂正能力をこえる誤りが生
じた場合に起りつる誤訂正の発生を、減少することがで
きる誤り訂正情報の出力装置を提供することにある。

〔問題点を解決するための手段〕

本発明の出力装置は、ディジタル通信における受信側の
誤り訂正器から送出される複数Ｍビットのシンドローム
を入力し、該シンドロームを構成するビット群の一部を
人力して誤り訂正情報を検出する検出器を複数個そなえ
て、２Ｎより少ない複数種類の誤り訂正情報に変換して
出力する誤り訂正情報の出力装置において、前記複数個
の検出器の少なくとも１個が、前記複数種類の誤り訂正
情報に対応しないシンドロームを検出したときに、前記
誤り訂正情報の出力を禁止する手段を備えていることを
特徴とする。

〔作用〕

したがって本発明によると、少くとも１つの誤り訂正情
報検出器が、誤り訂正情報に対応しないシンドロームを
検出した場合、換言すれば入力が正規のシンドロームと
して存在し得ないビットパターンであった場合に、誤り
訂正情報の出力を禁止するため、伝搬路で誤り訂正器の
訂正能力をこえる誤りが発生した場合の、誤訂正による
誤りの付加を減らすことができる。

〔実施例〕

以下に本発明を、その実施例について図面を参照して説
明する。

第１図は本発明による一実施例を示す構成図であり、モ
ジュロ（ｍｏｄｕｌｏ）８、ワード長１２０ビット、冗
長ビット８ビツトのり−（Ｌｅｅ）符号に基く、距ｇｌ
ｌの二重誤り訂正用の誤り訂正情報出力装置を示す。シ
ンドローム１０１は２４ビツトで構成されており、訂正
可能な誤りの種類すなわちシンドロームの種類は２８，
８００通りあるとする。

誤り訂正情報の出力装置は、第１の誤り訂正情報の検出
器り、から第ｎの誤り訂正情報の検出器Ｄｎまでのｎ個
からなり、シンドローム１０１の第１ビツトから第１５
ビツトまでの１５ビツトは、第１の検出器り、の第１の
ＲＯＭのメモリＭ、に人力され、第５ビツトから第１９
ビツトまでの１５ビツトは第２の検出器Ｄ２の第２のメ
モリＭ２に入力されるというように、２４ビツトの一部
である１５ビツトの各ビット群を、ｎ個の検出器り、％
Ｄｎのそれぞれに入力する。組み合せによって、たとえ
ば、第ｎの検出器Ｄｎの第ｎのメモリＭｎには、第１Ｏ
ビツトから第２４ビツトまでの１５ビツトが入力される
。

第１のメモリＭ、の出力側は、第１の検出器の選択回路
ＳＬ、ならびに第１のスイッチ回路ＳＷ１に接続され、
第１の選択回路ＳＬ、の出力側は、第１のスイッチ回路
ＳＷ！ならびに第２の選択回路ＳＬ２に接続されるとと
もに、誤り訂正情報の出力制御信号１２３が出力される
ように共通線を介して、誤り訂正情報の出力スイッチ回
路１２２に接続されている。

第１のスイッチ回路ＳＷ、の出力側は、誤り訂正情報１
２１の共通線を介して出力スイッチ回路１２２に接続さ
れ、該スイッチ回路１２２より誤り訂正情報１２５が出
力される。なお、第２の検出器Ｄ２より第ｎの検出器Ｄ
ｎまでの各ブロックの構造、接続は、第１の検出器Ｄ１
とほぼ同様である。

次に第１図の動作を説明する。第１の検出器り、の第１
のメモリＭ、は、シンドローム１０１の第１ビツトから
第１５ビツトまでの１５ビツトを入力し、その１５ビツ
トだけから特定のシンドロー、ムの判別ができる場合に
は、対応する正規の誤り訂正情報のビットパターンを第
１のＲＯＭ出力ｓｌとして出力し、判別できないがその
ビットパターンが正規のシンドロームとして存在し得る
場合には、正規の誤り訂正情報としては存在し得ない第
１のビットパターンを出力し、判別で）ずかつそのビッ
トパターンが正規のシンドロームとして存在し得ない場
合には、正規の誤り訂正情報としては存在せず第１のビ
ットパターンとも異なる第２のビットパターンを出力す
る。

第１のＲＯＭ出力Ｓ１は、第１の選択回路ＳＬ。

と第１のスイッチ回路ＳＷ、とに入力され、第１の選択
回路ＳＬ、は、第１のＲＯＭ出力ｓｌが正規の誤り訂正
情報として存在するか、第１のビットパターンまたは第
２のビットパターンと一致するかを判別する。

第１のＲＯＭ出力Ｓ１が正規の誤り訂正情報として存在
する場合には、第１の選択信号ｓｌｌにより、第１のス
イッチ回路ＳＷＩを制御して第１の検出器り、を選択し
、第１のＲＯＭ出力ｓｌを誤り訂正情報１２１として出
力するとともに、第１の選択信号ｓｌｌを第２の検出器
Ｄ２の第２の選択回路ＳＬ２に送り、同様にして、後段
の第２の検出器Ｄ２から第ｎの検出器り、までの誤り訂
正情報１２１の出力を禁止する。

第１のＲＯＭ出力Ｓ１が第１のビットパターンか第２の
ビットパターンである場合には、第１の選択信号ｓｌｌ
により第１のスイッチ回路ＳＷＩを制御して、第１のＲ
ＯＭ出力Ｓ１を誤り訂正情報１２１として出力すること
を禁止し、第２のビットパターンである場合には、誤り
訂正情報の出力制御信号１２３により出力スイッチ回路
１２２を制御して、他の検出器Ｄ２〜Ｄ、の出力状態に
かかわらず、誤り訂正情報１２４の出力を禁止する。

第２の検出器Ｄ２の第２のメモリＭ２は、シンドローム
１０１の第５ビツトから第１９ビツトまでの１５ビツト
を入力し、その１５ビツトだけから特定のシンドローム
の判別ができれば、対応する正規の誤り訂正情報のビッ
トパターンを、第２のＲＯＭ出力Ｓ２として出力し、判
別できないが、そのビットパターンが正規のシンドロー
ムとして存在し得る場合には、正規の誤り訂正情報とし
て存在し得ない第１のビットパターンを出力し１判別で
きずかつそのビットパターンが正規のシンドロームとし
て存在し得ない場合には、正規の誤り訂正情報としては
存在せず第１のビットパターンとも異なる第２のビット
パターンを出力する。

第２のＲＯＭ出力Ｓ２は第２の選択回路ＳＬ２と第２の
スイッチ回路ＳＷ２とに入力され、第２の選択回路ＳＬ
２は第１の選択信号ｓｌｌをも入力して、第１の検出器
Ｄ１が誤り訂正情報１２１を出力している場合には、第
２のＲＯＭ出力Ｓ２にかかわらず、第２の選択信号ｓ２
１により第２のスイッチ回路５ｌ１２を制御して、誤り
訂正情報１２１の出力を禁止する。

第１の検出器ＤＩから誤り訂正情報１２１が出力されて
おらず、第２のＲＯＭ出力Ｓ２が正規の誤り訂正情報で
ある場合には、第２の選択信号ｓ２１により第２のスイ
ッチ回路ＳＷ２を制御して第２の検出器Ｄ２を選択し、
第２のＲＯＭ出力Ｓ２を誤り訂正情報１２１として出力
するとともに、第２の選択信号ｓ２１を第３の検出器Ｄ
ｓ　　（図示路）の選択回路に送り、以下、同様にして
後段の第３以後の検出器Ｄ３．Ｄ４−（図示路）が誤り
訂正情報１２１を出力することを禁止する。

第１の検出器Ｄ１から誤り訂正情報１２１が出力されて
おらず、第２のＲＯＭ出力Ｓ２が第１のビットパターン
か第２のビットパターンである場合には、第２の選択信
号ｓ２１により第２のスイッチ回路ＳＷ２を制御して、
第２のＲＯＭ出力Ｓ２を誤り訂正情報１２１として出力
することを禁止し、第２のビットパターンである場合に
はさらに、誤り訂正情報の出力制御信号１２３により出
力スイッチ回路１２２を制御して、他の検出器の出力状
態にかかわらず誤り訂正情報１２４の出力を禁止する。

以下、同様にして、第３以後の検出器Ｄ　３　＋　Ｄ　
４・・・（図示路）も、入力するシンドローム１０１の
ビット組合わせが互いに異なるのみで、第２の検出器Ｄ
２と同様の動作をする。

第ｎの検出器り、内部の第ｎのメモリＭｎは、シンドロ
ーム１０１の第１０ビツトから第２４ビツトまでの１５
ビツトを入力し、その１５ビツトだけから特定のシンド
ロームの判別ができれば、対応する正規の誤り訂正情報
のビットパターンを第ｎのＲＯＭ出力ｓｎとして出力し
、判別できないが、そのビットパターンが正規のシンド
ロームとして存在し得る場合には、正規の誤り訂正情報
とじては存在し得ない第１のビットパターンを出力し、
判別できず、かつ、そのビットパターンが正規のシンド
ロームとして存在し得ない場合には、正規の誤り訂正情
報としては存在し得ない第１のビットパターンとも異な
る第２のビットパターンを出力する。

第ｎのＲＯＭ出力ｓｎは、第ｎの選択回路ＳＬｎと第ｎ
のスイッチ回路ＳＷｎとに入力され、第ｎの選択回路Ｓ
ｔｎは第（ｎ−１）の選択信号ｓ　（ｎ−１）　１をも
入力して、第１の検出器ＤＩから第（ｎ−１）の検出器
Ｄト１　（図示せず）までの検出器のいずれかが誤り訂
正情報１２１を出力している場合には、第ｎのＲＯＭ出
力ｓｎにかかわらず、第ｎの選択信号ｓｎｌにより第ｎ
のスイッチ回路ＳＷｎを制御して、第ｎのＲＯＭ出力ｓ
ｎを誤り訂正情報１２！として出力することを禁止する
。

第１の検出器り、から第（ｎ−１）の検出器Ｉ）ｎ−ｔ
までのどの検出器からも誤り訂正情報１２１が出力され
ておらず、第ｎのＲＯＭ出力ｓｎが正規の誤り訂正情報
である場合には、第ｎの選択信号ｓｎｌにより、第ｎの
スイッチ回路５Ｗｒｌを制御して第ｎの検出器Ｄｎを選
択し、第ｎのＲＯＭ出力ｓｎを誤り訂正情報１２１とし
て出力する。

第１の検出器Ｄ１から第（ｎ−１）の検出器Ｄ１１−１
までのどの検出器からも誤り訂正情報１２１が出力され
ておらず、第ｎのＲＯＭ出力ｓｎが、第１のビットパタ
ーンか第２のビットパターンである場合には、第ｎの選
択信号ｓｎｌにより第ｎのスイッチ回路Ｓｗｎを制御し
て、第ｎのＲＯＭ出力ｓｎを誤り訂正情報１２１として
出力することを禁止し、第２のビットパターンである場
合にはさらに、誤り訂正情報の出力制御信号１２３によ
り、出力スイッチ回路１２２を制御して、他の検出器り
、〜Ｄｎ−１の出力状態にかかわらず、誤り訂正情報１
２４の出力を禁止する。

ここで上述の実施例を要約すると、本実施例は、ＰＣＭ
通信の受信側に用いられる誤り訂正器のＭ（Ｍは正の整
数）ビットで構成される２Ｐ′より少ないＬ（１＜Ｌ＜
２”なる整数）種類のシンドロームを、Ｌ種類の誤り訂
正情報に変換する誤り訂正情報出力装置のうち、複数の
誤り訂正情報検出器により、該誤り訂正情報を検出・出
力する方式の該誤り訂正情報出力装置において、少なく
とも１つの該誤り訂正情報検出器が、該誤り訂正情報に
対応しないシンドロームを検出した場合に、該誤り訂正
情報が出力されることを禁止する手段を有することを特
徴とする該誤り訂正情報の出力装置である。

言い換えると、本実施例の誤り訂正情報出力装置は、少
なくとも１つの誤り訂正情報検出器が、誤り訂正情報に
対応しないシンドロームを検出した場合に、誤り訂正情
報が出力されることを禁止する構成を有している。

〔発明の効果〕

以上説明したように本発明は、シンドロームを構成する
ビットの一部を観測するだけで、その一部のシンドロー
ムを判別し、対応する正規の誤り訂正情報を出力する誤
り訂正情報検出器を複数有する誤り訂正情報の出力装置
において、少なくとも一つの誤り訂正情報検出器で、そ
の入力が正規のシンドロームとして存在し得ないビット
パターンであった場合に、誤り訂正情報の出力を禁止す
ることによって、誤り訂正器の訂正能力を越える誤りが
伝搬路で発生した場合に、誤訂正による誤りの付加を減
らすことができる効果がある。

【図面の簡単な説明】

第１図は本発明による一実施例を示すブロック図、第２
図は従来例を示すブロック図である。 ｉｏ＋　−・・シンドローム、 Ｄ１〜Ｄ、−・・誤り訂正情報の検出器、Ｍ１〜Ｍη−
ＲＯＭのメモリ、 ＳＬ、〜Ｓｔ、ｎ−・・選択回路、 ５ＷＩＮＳＷＴｌ・・・スイッチ回路、ｓｌ　　〜ｓｎ
　　−ＲＯＭ出力、 ５ｌｌＮＳｎｌ・・・選択信号、 １２１−・・誤り訂正情報、 １２２・・・誤り訂正情報の出力スイッチ回路、１２３
−・・出力制御信号、 １２４−・・誤り訂正情報。

Claims (1)

1. 【特許請求の範囲】 １）、ディジタル通信における受信側の誤り訂正器から
   送出される複数Ｍビットのシンドロームを入力し、該シ
   ンドロームを構成するビット群の一部を入力して誤り訂
   正情報を検出する検出器を複数個そなえて、２＾Ｍより
   少ない複数種類の誤り訂正情報に変換して出力する誤り
   訂正情報の出力装置において、 前記複数個の検出器の少なくとも１個が、前記複数種類
   の誤り訂正情報に対応しないシンドロームを検出したと
   きに、前記誤り訂正情報の出力を禁止する手段を備えて
   いることを特徴とする誤り訂正情報の出力装置。 ２）、前記の出力禁止手段が、前記複数個の検出器によ
   って制御される誤り訂正情報の出力スイッチ回路を含む
   前記特許請求の範囲第１項に記載の出力装置。