JPH01105592A - 混成集積回路の実装方法 - Google Patents
混成集積回路の実装方法Info
- Publication number
- JPH01105592A JPH01105592A JP26300887A JP26300887A JPH01105592A JP H01105592 A JPH01105592 A JP H01105592A JP 26300887 A JP26300887 A JP 26300887A JP 26300887 A JP26300887 A JP 26300887A JP H01105592 A JPH01105592 A JP H01105592A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit
- wiring board
- spacing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 4
- 239000000463 material Substances 0.000 claims abstract description 16
- 230000001105 regulatory effect Effects 0.000 claims description 19
- 238000010396 two-hybrid screening Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000033228 biological regulation Effects 0.000 description 5
- 230000003014 reinforcing effect Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路の実装方法に関する。
（ロ）従来の技術
従来二枚の混成集積回路基板から成る混成集積回路は第
４図に示す如く、アルミニウム材料から成る二枚の混成
集積回路基板（２１）（２２）と、混成集積回路基板（
２１）（２２）上に設けられた回路素子（２３）（２２
）及び基板（２１）（２２）の−側辺から導出され直角
に折曲げられた第１．第２の外部リード（２４）（２５
）と、二枚の混成集積回路基板（２１）（２１）を離間
固着する枠材（２７）と、第１．第２の外部リード（２
４）（２５）を補強する補強部材（２６）とから構成さ
れている。混成集積回路の外部リード（２４）（２５）
は直角に折曲げ形成されているので外部リード（２４）
（２５）のピッチを位置規制するために補強部材（２６
）を外部リード（２４）（２５）の離間部分に配置して
位置規制を行っている。補強部材（２６）は外部リード
（２４）（２５）間に挿入する突起部（２８）と支持板
（２９）とが一体形成され、その断面形状はＴ型形状で
形成されている。また支持板（２９）には第１の外部リ
ード（２４）に対応した第１の切り欠き部（２０）と第
２の外部り−ド（２５）に対応した第２の切り欠き部（
２１’ ）が設けられ、突起部（２８）の上面にも第１
の外部リード（２４）に対して第３の切り欠き部（２２
’）が設けられている。この様に形成された補強部材（
２６）により第１、第２の外部リード（２４）（２５）
が補強、位置規制される。
４図に示す如く、アルミニウム材料から成る二枚の混成
集積回路基板（２１）（２２）と、混成集積回路基板（
２１）（２２）上に設けられた回路素子（２３）（２２
）及び基板（２１）（２２）の−側辺から導出され直角
に折曲げられた第１．第２の外部リード（２４）（２５
）と、二枚の混成集積回路基板（２１）（２１）を離間
固着する枠材（２７）と、第１．第２の外部リード（２
４）（２５）を補強する補強部材（２６）とから構成さ
れている。混成集積回路の外部リード（２４）（２５）
は直角に折曲げ形成されているので外部リード（２４）
（２５）のピッチを位置規制するために補強部材（２６
）を外部リード（２４）（２５）の離間部分に配置して
位置規制を行っている。補強部材（２６）は外部リード
（２４）（２５）間に挿入する突起部（２８）と支持板
（２９）とが一体形成され、その断面形状はＴ型形状で
形成されている。また支持板（２９）には第１の外部リ
ード（２４）に対応した第１の切り欠き部（２０）と第
２の外部り−ド（２５）に対応した第２の切り欠き部（
２１’ ）が設けられ、突起部（２８）の上面にも第１
の外部リード（２４）に対して第３の切り欠き部（２２
’）が設けられている。この様に形成された補強部材（
２６）により第１、第２の外部リード（２４）（２５）
が補強、位置規制される。
上述した二枚の混成集積回路基板からなる混成集積回路
は実願昭６１−１１０８４１号に記載されている。
は実願昭６１−１１０８４１号に記載されている。
（ハ）発明が解決しようとする問題点
第４図で示した混成集積回路では補強部材によって外部
リードが位置規制され、リードのピッ 。
リードが位置規制され、リードのピッ 。
チズレや折曲がりを防止することができる。しかしなが
ら、第４図の様な混成集積回路をマザー配線板なる実装
基板に実装する場合、自動機による自動実装が困難であ
り、手作業で実装しなければならず実装能率が著しく低
下する問題点があった。
ら、第４図の様な混成集積回路をマザー配線板なる実装
基板に実装する場合、自動機による自動実装が困難であ
り、手作業で実装しなければならず実装能率が著しく低
下する問題点があった。
（ニ）問題点を解決するための手段
本発明は上述した問題点に鑑みて為されたものであり、
第１図及び第２図Ａに示す如く、二枚の混成集積回路基
板（１）（２）と二枚の混成集積回路基板（１）（２＞
の少なくとも一側辺から導出され直角に折曲げられた外
部リード（３）（４）と二枚の混成集積回路基板（１）
（２）を離間固着するケース材（５）とを備えた混成集
積回路（１３）と、外部リード（３）（４）を強制的に
位置規制する規制板（９）と規制板（９）と−体形成さ
れ混成集積回路（１３）が挿入されたとき固定するガイ
ド部（１０）とを有する混成集積回路離間部材（６〉を
混成集積回路（１３）と一体化させ、第２−Ｂに示す如
く、規制板（９）が外部リード（３）（４＞の先端部と
同一面になるまで離間部材（６）を降下させた後、混成
集積回路（１３）をマザー配線板（１４）の所定位置に
配置し、混成集積回路（１３）の上面を押圧してマザー
配線板（１４）上に実装して解決する。
第１図及び第２図Ａに示す如く、二枚の混成集積回路基
板（１）（２）と二枚の混成集積回路基板（１）（２＞
の少なくとも一側辺から導出され直角に折曲げられた外
部リード（３）（４）と二枚の混成集積回路基板（１）
（２）を離間固着するケース材（５）とを備えた混成集
積回路（１３）と、外部リード（３）（４）を強制的に
位置規制する規制板（９）と規制板（９）と−体形成さ
れ混成集積回路（１３）が挿入されたとき固定するガイ
ド部（１０）とを有する混成集積回路離間部材（６〉を
混成集積回路（１３）と一体化させ、第２−Ｂに示す如
く、規制板（９）が外部リード（３）（４＞の先端部と
同一面になるまで離間部材（６）を降下させた後、混成
集積回路（１３）をマザー配線板（１４）の所定位置に
配置し、混成集積回路（１３）の上面を押圧してマザー
配線板（１４）上に実装して解決する。
（＊）作用
この様に本発明に依れば、混成集積回路（１３）と離間
部材（６）とを一体化した後、規制板（９）が外部リー
ド（３）（４）の先端部と同一面になるまで離間部材（
６）を降下させ、マザー配線板（１４）の所定位置に配
置し、混成集積回路（１３）の上面を押圧することによ
り、混成集積回路（１３）をマザー配線板（１４）上に
容易に自動実装が行えるものである。
部材（６）とを一体化した後、規制板（９）が外部リー
ド（３）（４）の先端部と同一面になるまで離間部材（
６）を降下させ、マザー配線板（１４）の所定位置に配
置し、混成集積回路（１３）の上面を押圧することによ
り、混成集積回路（１３）をマザー配線板（１４）上に
容易に自動実装が行えるものである。
（へ）実施例
以下に第１図Ａ乃至第１図Ｃに示した実施例に基づいて
本発明の詳細な説明する。
本発明の詳細な説明する。
先ず本発明の混成集積回路は二枚の混成集積回路基板（
１）（２）と、二枚の混成集積回路基板（１）（２）の
側辺から導出された外部リード（３）（４）と、二枚の
混成集積回路基板（１）（２）を離間固着するケース材
（５）とからなる混成集積回路と、混成集積回路をマザ
ー配線板から離間させる混成集積回路離間部材（６）（
以下離間部材）とから構成される。二枚の混成集積回路
基板（１）（２）はアルミニウム基板が用いられ、その
表面は周知の技術の陽極酸化により酸化アルミニウム膜
が形成されている。その−主面にはエポキシ樹脂等の絶
縁樹脂膜（図示しない）が形成され、その絶縁樹脂膜上
には所望の導電路（図示しない）が形成されている。導
電路上にはトランジスタ、チップ抵抗、チップコンデン
サーあるいはＬＳＩチップなどの回路素子（７）（８）
が複数個実装されている。また導電路が延在される夫々
の混成集積回路基板（１）（２）の−側辺端部には複数
の導電パッドが形成され、そのパッド上に外部回路との
接続を行うために第１．第２の外部リード（３）（４）
が夫々の基板（１）（２）上に固着される。夫々の外部
リード（３）（４）は基板（１）（２）の終端部から水
平に導出させた後、夫々の外部リード（３）（４）の先
端が同一方向となる様に略直角に折曲げ形成される。外
部リード（３）（４）が固着された後、絶縁樹脂から成
る枠状のケース材（６）で二枚の混成集積回路基板（１
）（２）を離間して固着保持して混成集積回路（１３）
とする、枠状のケース材（５）には夫々の基板（１）（
２）の終端部が嵌合される段差部（５′）が設けられ、
その段差部（５゛）と同じ高さに反対側に支持部（５“
）が設けられている。支持部（５”）はパッドよりも内
側に配置される様に形成されている。またケース材（５
）の両側面には第３図に示す如く、離間部材（６）のガ
イド部（１０）に設けられた凸部（１５）と対応する凹
部（１６）（１６’ ）が設けられている。
１）（２）と、二枚の混成集積回路基板（１）（２）の
側辺から導出された外部リード（３）（４）と、二枚の
混成集積回路基板（１）（２）を離間固着するケース材
（５）とからなる混成集積回路と、混成集積回路をマザ
ー配線板から離間させる混成集積回路離間部材（６）（
以下離間部材）とから構成される。二枚の混成集積回路
基板（１）（２）はアルミニウム基板が用いられ、その
表面は周知の技術の陽極酸化により酸化アルミニウム膜
が形成されている。その−主面にはエポキシ樹脂等の絶
縁樹脂膜（図示しない）が形成され、その絶縁樹脂膜上
には所望の導電路（図示しない）が形成されている。導
電路上にはトランジスタ、チップ抵抗、チップコンデン
サーあるいはＬＳＩチップなどの回路素子（７）（８）
が複数個実装されている。また導電路が延在される夫々
の混成集積回路基板（１）（２）の−側辺端部には複数
の導電パッドが形成され、そのパッド上に外部回路との
接続を行うために第１．第２の外部リード（３）（４）
が夫々の基板（１）（２）上に固着される。夫々の外部
リード（３）（４）は基板（１）（２）の終端部から水
平に導出させた後、夫々の外部リード（３）（４）の先
端が同一方向となる様に略直角に折曲げ形成される。外
部リード（３）（４）が固着された後、絶縁樹脂から成
る枠状のケース材（６）で二枚の混成集積回路基板（１
）（２）を離間して固着保持して混成集積回路（１３）
とする、枠状のケース材（５）には夫々の基板（１）（
２）の終端部が嵌合される段差部（５′）が設けられ、
その段差部（５゛）と同じ高さに反対側に支持部（５“
）が設けられている。支持部（５”）はパッドよりも内
側に配置される様に形成されている。またケース材（５
）の両側面には第３図に示す如く、離間部材（６）のガ
イド部（１０）に設けられた凸部（１５）と対応する凹
部（１６）（１６’ ）が設けられている。
離間部材（６）はケース材（５）と同様にエポキシ系の
絶縁樹脂より成り、外部リード（３）（４）を位置規制
する規制板（９）と規制板（９）と一体形成され混成集
積回路を挿入したときの支持を行うガイド部（１０）と
から構成される。規制板（９）は板状に形成され、その
面上には外部リード（３）（４）を位置規制するための
穴（１１）が外部リード（３）（４）のピッチと対応し
て設けられる。更に規制板（１０）の裏面両端付近には
マザー配線板上に実装する際の位置合せ用の突出部（１
７）が設けられている。ガイド部（１０）は規制板（９
）と一体形成されており、規制板（９）よりも高い位置
と成る様に形成されており、その中央部付近は弾性力を
有している。更にガイド部（１０）の内面側には第３図
に示す如く、ケース材（５）に設けた凹部（１６）（１
６’）と嵌合するための凸部（１５）が設けられる。上
述した離間部材（６）に混成集積回路（１３）を配置す
ると、離間部材（６）のガイド部（１０）内面に設けた
凸部（１５〉がケース材（５）に設けた凹部（１６）と
嵌合され第２図Ａの如く、離間部材（６）と混成集積回
路（１３）が一体化される。
絶縁樹脂より成り、外部リード（３）（４）を位置規制
する規制板（９）と規制板（９）と一体形成され混成集
積回路を挿入したときの支持を行うガイド部（１０）と
から構成される。規制板（９）は板状に形成され、その
面上には外部リード（３）（４）を位置規制するための
穴（１１）が外部リード（３）（４）のピッチと対応し
て設けられる。更に規制板（１０）の裏面両端付近には
マザー配線板上に実装する際の位置合せ用の突出部（１
７）が設けられている。ガイド部（１０）は規制板（９
）と一体形成されており、規制板（９）よりも高い位置
と成る様に形成されており、その中央部付近は弾性力を
有している。更にガイド部（１０）の内面側には第３図
に示す如く、ケース材（５）に設けた凹部（１６）（１
６’）と嵌合するための凸部（１５）が設けられる。上
述した離間部材（６）に混成集積回路（１３）を配置す
ると、離間部材（６）のガイド部（１０）内面に設けた
凸部（１５〉がケース材（５）に設けた凹部（１６）と
嵌合され第２図Ａの如く、離間部材（６）と混成集積回
路（１３）が一体化される。
一体化した後、第２図Ｂに示す如く、規制板（９）の底
面が外部リード（３）（４＞の先端部と同一面となるま
で離間部材（６）を降下させる。このときケース材（５
）側面に設けたもう１つの凹部（１６’）内にガイド部
（１０）の凸部（１５〉が嵌合され、容易に外部リード
（３）（４）の先端部に規制板（９）を配置することが
できる。その後、マザー配線板（１４）上の所定の位置
に混成集積回路（１３）を配置する。マザー配線板（１
４）には外部リード（３）（４）が挿入されるリード取
付は孔り１８）が設けられ、そのリード取付は孔（１８
）の近傍には規制板〈１０〉に設けた突出部（１７）に
対応するくぼみ部（図示しない）が設けられている。即
ち、規制板（１０）に設ける突出部（１７）とくぼみ部
との位置関係をあらかじめ定めておけば規制板（９）の
穴（１１）と取付は孔（１８）とが対応し、リード取付
は孔（１８）内に外部リード（３）（４）を容易に挿入
することができる。更にマザー配線板（１４）の裏面に
は図示されないが導体が形成されている。
面が外部リード（３）（４＞の先端部と同一面となるま
で離間部材（６）を降下させる。このときケース材（５
）側面に設けたもう１つの凹部（１６’）内にガイド部
（１０）の凸部（１５〉が嵌合され、容易に外部リード
（３）（４）の先端部に規制板（９）を配置することが
できる。その後、マザー配線板（１４）上の所定の位置
に混成集積回路（１３）を配置する。マザー配線板（１
４）には外部リード（３）（４）が挿入されるリード取
付は孔り１８）が設けられ、そのリード取付は孔（１８
）の近傍には規制板〈１０〉に設けた突出部（１７）に
対応するくぼみ部（図示しない）が設けられている。即
ち、規制板（１０）に設ける突出部（１７）とくぼみ部
との位置関係をあらかじめ定めておけば規制板（９）の
穴（１１）と取付は孔（１８）とが対応し、リード取付
は孔（１８）内に外部リード（３）（４）を容易に挿入
することができる。更にマザー配線板（１４）の裏面に
は図示されないが導体が形成されている。
マザー配線板（１４）上に混成集積回路（１３）を配置
した後、第２図Ｃに示す如く、混成集積回路（１３）の
上面に押工機（１９）を当接させ混成集積回路（１３）
を抑圧する。このとき規制板（９）の穴（１１）とマザ
ー配線板（１４）の取付は孔（１８）とが一致している
ため第２図りに示す如く、外部リード（３）（４）はス
ムーズに取付は孔（１８）内に挿入配置される。更にこ
のとき、ケース材（５）の凹部（１６’）に嵌合されて
いたガイド部り６）の凸部（１５）は凹部（１６）に嵌
合゛された状態でマザー配線板（１４）上に実装される
。
した後、第２図Ｃに示す如く、混成集積回路（１３）の
上面に押工機（１９）を当接させ混成集積回路（１３）
を抑圧する。このとき規制板（９）の穴（１１）とマザ
ー配線板（１４）の取付は孔（１８）とが一致している
ため第２図りに示す如く、外部リード（３）（４）はス
ムーズに取付は孔（１８）内に挿入配置される。更にこ
のとき、ケース材（５）の凹部（１６’）に嵌合されて
いたガイド部り６）の凸部（１５）は凹部（１６）に嵌
合゛された状態でマザー配線板（１４）上に実装される
。
この様に本発明に依れば混成集積回路（１３）と離間部
材（６）を一体化させ、規制板（９）が外部リード（３
）（４）の先端部と同一面となるまで離間部材（６）を
降下許せた後、マザー配線板（１４）上の所定位置に配
置することにより、マザー配線板（１４）の取付は孔（
１８）と規制板（９）の穴（１１）とが一致するために
混成集積回路（１３）を押圧するだけで容易にマザー配
線板（１４）上に実装することができる。
材（６）を一体化させ、規制板（９）が外部リード（３
）（４）の先端部と同一面となるまで離間部材（６）を
降下許せた後、マザー配線板（１４）上の所定位置に配
置することにより、マザー配線板（１４）の取付は孔（
１８）と規制板（９）の穴（１１）とが一致するために
混成集積回路（１３）を押圧するだけで容易にマザー配
線板（１４）上に実装することができる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、離間部材により
混成集積回路が保持されているため、マザー配線板上に
容易に自動機を用いた自動実装が行えるため実装能率が
大幅に向上する利点を有する。
混成集積回路が保持されているため、マザー配線板上に
容易に自動機を用いた自動実装が行えるため実装能率が
大幅に向上する利点を有する。
また本発明ではマザー配線板の実装面と混成集積回路の
取付は面との間に空間部が設けられるので放熱作用が向
上する利点を有する。
取付は面との間に空間部が設けられるので放熱作用が向
上する利点を有する。
第１図及び第２図Ａ乃至第２図りは本発明の実施例を示
す斜視図及び断面図、第３図は離間部材のガイド部付近
の要部断面、第４図は従来例を示す断面図である。 （１）＜２）は混成集積回路基板、 （３）（４）は外
部リード、 （５）はケース材、 （６）は混成集積回
路離間部材、 （１４）はマザー配線板。 出願人 三洋電機株式会社 ′ 代理人゛弁理士 西野卓嗣 外ン名 ｆｊＳｌ 図 第２内入 第２図Ｃ 第２図り 第３Ｃ４ 第４図
す斜視図及び断面図、第３図は離間部材のガイド部付近
の要部断面、第４図は従来例を示す断面図である。 （１）＜２）は混成集積回路基板、 （３）（４）は外
部リード、 （５）はケース材、 （６）は混成集積回
路離間部材、 （１４）はマザー配線板。 出願人 三洋電機株式会社 ′ 代理人゛弁理士 西野卓嗣 外ン名 ｆｊＳｌ 図 第２内入 第２図Ｃ 第２図り 第３Ｃ４ 第４図
Claims (1)
- （１）二枚の混成集積回路基板と、前記二枚の混成集積
回路基板の少なくとも一側辺から導出され直角に折曲げ
られた外部リードと、前記二枚の混成集積回路基板を離
間固着するケース材とを備えた混成集積回路と、前記外
部リードを強制的に位置規制する規制板と前記規制材と
一体形成され前記混成集積回路が挿入されたとき固定す
るガイド部とを有する混成集積回路離間部材を前記混成
集積回路と一体化させ、前記規制板が前記外部リードの
先端部と同一面になるまで前記離間部材を降下させた後
、前記混成集積回路をマザー配線板の所定位置に配置し
、前記混成集積回路の上面を押圧して前記マザー配線板
上に実装させることを特徴とする混成集積回路の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26300887A JPH01105592A (ja) | 1987-10-19 | 1987-10-19 | 混成集積回路の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26300887A JPH01105592A (ja) | 1987-10-19 | 1987-10-19 | 混成集積回路の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105592A true JPH01105592A (ja) | 1989-04-24 |
Family
ID=17383611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26300887A Pending JPH01105592A (ja) | 1987-10-19 | 1987-10-19 | 混成集積回路の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105592A (ja) |
-
1987
- 1987-10-19 JP JP26300887A patent/JPH01105592A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569418B2 (en) | Methods for securing packaged semiconductor devices to carrier substrates | |
| JPH0712069B2 (ja) | 電子部品パッケージ | |
| JPH0350844A (ja) | Ｉｃチップアセンブリ並びにその接続及び冷却方法 | |
| US6684493B2 (en) | Vertically mountable interposer, assembly and method | |
| US6660561B2 (en) | Method of assembling a stackable integrated circuit chip | |
| JPH06302347A (ja) | Ｉｃソケット及びそのコンタクト | |
| US5062802A (en) | Contact module for a low height multi-chip carrier socket | |
| US6648204B2 (en) | Alignment weight for floating pin field design | |
| JPH01105592A (ja) | 混成集積回路の実装方法 | |
| JPH0220861Y2 (ja) | ||
| JPH0442939Y2 (ja) | ||
| JPH0635476Y2 (ja) | 混成集積回路 | |
| JPH0642372Y2 (ja) | 混成集積回路装置 | |
| JP2854041B2 (ja) | 混成集積回路装置 | |
| JP2792958B2 (ja) | 混成集積回路装置 | |
| JPS635248Y2 (ja) | ||
| JP2736553B2 (ja) | 混成集積回路 | |
| JPH03159192A (ja) | 混成集積回路装置 | |
| JPH0615269U (ja) | 混成集積回路装置用リードアレイ | |
| JP2810453B2 (ja) | 混成集積回路装置 | |
| JPS59189662A (ja) | 樹脂封止型半導体装置 | |
| JPS63960B2 (ja) | ||
| JPH0559878U (ja) | 表面実装部品構造 | |
| JPS6346578B2 (ja) | ||
| JPH04163987A (ja) | チップ部品実装方式 |